「clock connection」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The waveform shaping circuit 1b converts the signal for burn-in input from the connection terminal 4 into a signal for burn-in synchronized with the clock signal.例文帳に追加

波形整形回路１ｂは、接続端子４から入力される上記バーンイン用の信号を、上記クロツク信号に同期したバーンイン用の信号に変換する。 - 特許庁

A contact electrode for the 1st clock line and its connection line becomes unnecessary, so a drive unit can be prevented from malfunctioning owing to corrosion of the electrode.例文帳に追加

第１クロック配線とその接続線とのコンタクト電極が不要となるので、該電極の腐食による駆動ユニットの誤動作を防止することができる。 - 特許庁

When the serial data for the differential signal line and the clock mapping are changed, the connection switching circuit 20 switches the connection of the signal lines for replacing the clock by the serial data, and the mapping changing circuit 110 changes the mapping of the data channel for the parallel data outputted from the serial/parallel conversion circuit 40.例文帳に追加

差動信号線に対するシリアルデータ、クロックのマッピングが変更された場合に、接続切り替え回路２０が、クロックとシリアルデータを入れ替えるための信号線の接続の切り替えを行い、マッピング変更回路１１０が、シリアル／パラレル変換回路４０から出力されるパラレルデータに対するデータチャネルのマッピングの変更を行う。 - 特許庁

When the switch SW2 is switched, an operation clock of a CPU 40 is switched to a sub clock to be generated from an on-chip oscillator 30 from a main clock to be generated from an oscillation circuit 28, and when the switch SW1 is switched, the connection between the oscillating unit 20 and an oscillator 26 is interrupted to stop the operation of the oscillation circuit 28.例文帳に追加

ＳＷ２が切り換えられると、ＣＰＵ４０の動作クロックが、発振回路２８が生成するメインクロックからオンチップオシレータ３０が生成するサブクロックに切り換えられ、スイッチＳＷ１が切り換えられると、発振部２０と振動子２６との接続が遮断され、発振回路２８が動作を停止する。 - 特許庁

A time registering unit 114, when detecting the connection of a detachable USB memory 11 which has stored a predetermined set time information in advance, registers the set time information 136 in an RTC clock generating unit 72 and starts clock operation.例文帳に追加

時刻登録部１１４は、所定の設定時刻情報を予め記憶した着脱自在なＵＳＢメモリ１１の接続を検出した際に、その設定時刻情報１３６をＲＴＣクロック発生部７２に登録して時計動作を開始させる。 - 特許庁

According to this, a circuit description file to change the synchronous/asynchronous designation of the flip flop and the cluster connection of the gated clock is generated without intervention of manual operation.例文帳に追加

これによって、人手を介在することなく、フリップフロップの同期／非同期指定及びゲーテッドクロックのクラスタ結合を変更可能な回路記述ファイルを生成できる。 - 特許庁

A power supply terminal VT, a reset terminal RT, a clock terminal CT, a data terminal DT, a connection confirmation input terminal CIT and a grounding terminal GT are provided as the connecting terminal.例文帳に追加

接続端子としては、電源端子ＶＴ、リセット端子ＲＴ、クロック端子ＣＴ、データ端子ＤＴ、接続確認入力端子ＣＩＴ、接地端子ＧＴを備えている。 - 特許庁

When the BT module 12 shifts to SCO link connection, a PCM clock signal is converted by a logic IC 24 into a control signal and input to the wireless LAN module 14.例文帳に追加

ＢＴモジュール１２がＳＣＯリンク接続に移行すると、ＰＣＭクロック信号がロジックＩＣ２４で制御信号に変換されて無線ＬＡＮモジュール１４に入力される。 - 特許庁

To stabilize the performance by a secure control of variation in the ground connection and supply voltage following clock synchronizing performance of a DAS part in each of two or more detector blocks.例文帳に追加

複数の検出器ブロックそれぞれにおけるＤＡＳ部品のクロック同期動作に伴うアース及び電源電圧の変動を確実に抑制して動作の安定化を図る。 - 特許庁

For stabilizing the voltage and permitting a high-frequency connection, the 1st circuit block B1 and the 2nd circuit block B2 vary the clock duty and frequency for driving the circuits.例文帳に追加

電圧の安定化、接続周波数の高周波化のために第１回路ブロックＢ１と第２の回路ブロックＢ２とで回路駆動用クロックのデューティや周波数を変える。 - 特許庁

To provide a preprocessor which generates a circuit description file to change the synchronous/asynchronous designation of a flip flop and cluster connection of a gated clock.例文帳に追加

フリップフロップの同期／非同期指定及びゲーテッドクロックのクラスタ結合を変更可能な回路記述ファイルを生成できるプリプロセッサを提供することを目的としている。 - 特許庁

The oscillation circuit 1a generates a plurality of clock signals having the frequencies higher than that input from a connection terminal 4 and different from each other.例文帳に追加

発振回路１ａは、接続端子４から入力されるクロツク信号より周波数が高く、互いに異なった周波数を持つ複数のクロツク信号を発生する。 - 特許庁

To accelerate an operation from the time when a clock signal becomes an H level until an output signal is outputted from an output terminal by reducing the number of serial connection stages of MIS transistors each of n type for receiving a clock input signal and a data input signal in a flip-flop circuit for capturing data during a period of a shorter pulse width in comparison with a clock period.例文帳に追加

クロック周期に比べ短いパルス幅の期間にデータ取り込みを行うフリップフロップ回路において、クロック入力信号及びデータ入力信号を受ける各ｎ型ＭＩＳトランジスタの直列接続段数を少なくして、クロック信号がＨレベルになってから出力端子から出力信号が出力されるまでの動作の高速化を図る。 - 特許庁

To provide an automatic frequency control system capable of quickly synchronizing the frequency of an internal clock of a mobile terminal with that of a clock of a base station to be a new connection destination when power for the mobile object is turned on or the terminal is restored from the outside of a range.例文帳に追加

移動端末が電源投入時、圏外からの復帰時、ハンドオーバ時などに、移動端末の内部クロックの周波数を新しい接続先の基地局のクロックの周波数に即座に同期させることを可能とする自動周波数制御方式を提供する。 - 特許庁

To dispense with cable connection used for synchronizing sensors with each other corresponding to the disposition of sensors and to the movement, etc. of the sensor themselves; and to correct clock errors among the sensors by performing processing in a positioning device in order to dispense with a transmission station used for correcting the clock errors.例文帳に追加

センサの配置やセンサ自体の移動などに対応してセンサ間の同期をとるためのケーブル接続を不要とし、また、時計誤差を補正するための送信局を不要とするために、測位装置内の処理でセンサ間の時計誤差の補正を可能にする。 - 特許庁

The date or the time is set in the clock means by date or time information transmitted from the external device 20 via the external connection means 16 and the secondary battery is charged by the external device 20 via the external connection means 16.例文帳に追加

時計手段は、外部接続手段１６を介して外部装置２０から送られてくる日付または時刻情報によって日付または時刻が設定され、２次電池が、外部接続手段１６を介して外部装置２０によって充電される。 - 特許庁

To utilize a clock having high frequency stability from the existing radio communication system without increasing the number of connection cables by providing a new radio communication system side by side to the existing radio communication system.例文帳に追加

既設の無線通信システムに新たな無線通信システムを併設し、接続ケーブル数を増やすことなく、既設の無線通信システムからの周波数安定度の高いクロックを利用する。 - 特許庁

The selection part 1b selects, from the circuit connection information 2, a storage element for holding an input signal input from an input terminal and outputting the signal from an output terminal on the basis of a clock signal.例文帳に追加

選択部１ｂは、入力端子から入力した信号をクロック信号に基づき保持して出力端子から出力する記憶素子を、回路接続情報２から選択する。 - 特許庁

To provide a digital phase locked loop(PLL) circuit that causes no hazard to an output clock of the PLL when a delay output lead-out position of unit delay elements in multi-stage connection is changed.例文帳に追加

デジタルＰＬＬ回路において、多段接続された単位遅延素子の遅延出力引き出し位置を変更する時にＰＬＬ出力クロックにハザードが発生しないようにする。 - 特許庁

A connector 118 at a display side of the connection can include a photodiode 440, a clock and data recovery circuit 470, and a demultiplexer 480 that reconstructs the parallel electronic signals.例文帳に追加

接続のディスプレイ側のコネクタ１１８は、フォトダイオード４４０、クロック及びデータ再生回路４７０、そして並列電子信号を再生するデマルチプレクサ４８０を含むことが出来る。 - 特許庁

The connection device 50 between nodes has a master clock 10 a transmission buffer 20, a passing time counter 21 a time set signal production circuit 30, a transmission delay time table 32 and addition tools 22, 33.例文帳に追加

ノード間接続装置５０は、マスタ時計１０、送信バッファ２０、経過時間カウンタ２１、時刻設定信号生成回路３０、伝搬遅延時間テーブル３２および加算器２２、３３を有する。 - 特許庁

When a fault occurs in the middle of lines, the exchange 101_2 that detects the fault, sends an AIS cell to a clock synchronizing switching OAM connection 109 and the terminal exchange 101_4 switches a port (f) to which the synchronizing clock should be inputted, to a port (g) and redirects an RDI cell.例文帳に追加

途中の回線に障害が発生するとこれを検出した交換機１０１_２はクロック同期切替用ＯＡＭコネクション１０９にＡＩＳセルを送出し終端の交換機１０１_４は同期用クロックを入力するポートｆをポートｇに切り替えてＲＤＩセルを折り返す。 - 特許庁

To process the optimum connection of a scan chain, i.e., the minimization of the scan chain length and to evade the generation of clock skew even when the supply source of a scan clock signal of different timing is included.例文帳に追加

スキャンチェインの最適接続、つまりスキャンチェイン長の最小化を実用時間で処理できることと、異なるタイミングのスキャンクロック信号の供給元を含む場合でもクロック・スキュの発生を回避できることとを両立し得るスキャンチェイン設計システム及びその設計方法を提供する。 - 特許庁

The recorders are synchronized to a common reference clock, a triggering message comprising at least a time stamp is transmitted to the recorders via the wireless connection to control the recorders to perform the capturing at the time determined by the time stamp in relation to the common reference clock.例文帳に追加

記録装置を共通基準クロックと同期させ、少なくともタイムスタンプを含むトリガ・メッセージを、無線接続を介して記録装置へ送信して、共通基準クロックと関連してタイムスタンプが定めた時点にキャプチャを行うように記録装置の制御が行われるものである。 - 特許庁

When the camera head 3 is connected to the CCU 6, a connection detection circuit 162 detects whether or not an ACK (first clock) is received, the circuit 162 controls a changeover circuit 161 when connected to output (ACK) of a first frequency divider circuit 132 as a CK (clock signal).例文帳に追加

カメラヘッド３がＣＣＵ６に接続されている場合には、接続検知１６２はＡＣＫが入力されているか否かを検知して、入力されている場合には、切り替え回路１６１を制御して、第１の分周回路１３２の出力（ＡＣＫ）をＣＫとして出力する。 - 特許庁

The line section includes a start signal line SL 1, 1st and 2nd clock lines SL2 and SL3, an off voltage line SL4, a reset line SL5, and a plurality of connection lines CL1 to CL3 which connect the 1st and 2nd clock lines and off voltage (ground voltage) line to the plurality of stages.例文帳に追加

配線部は、開始信号配線ＳＬ１、第１及び第２クロック配線ＳＬ２、ＳＬ３、オフ電圧配線ＳＬ４、リセット配線ＳＬ５、第１及び第２クロック配線並びにオフ電圧（アース電圧）配線を複数のステージに接続させる複数の接続配線ＣＬ１〜ＣＬ３を含む。 - 特許庁

In the method of manufacturing the semiconductor integrated circuit, connection is temporarily cut (S11) in a first place between the clock-gated cell which controls the output of a clock signal in accordance with the input of a control-system signal and a control-system signal line which supplies the control-system signal.例文帳に追加

半導体集積回路の製造方法において、まず最初に、制御系信号の入力に応じてクロック信号の出力を制御するクロックゲーテッドセルとそれに制御系信号を供給する制御系信号線との間が一時的に切断される（Ｓ１１）。 - 特許庁

To reduce a wiring cost by reducing the number of signal cables necessary for connection between units, also, to reduce signal deformation and timing deviation due to multistage connection and an increase in cable length, and to cope with data transfer by a higher frequency clock.例文帳に追加

ユニット間の接続に必要な信号線の本数を減らして配線コストを下げるとともに、多段接続やケーブル長による信号の変形およびタイミングのずれを低減して、より高い周波数のクロックによるデータ転送にも対応できるようにする。 - 特許庁

A CPU 11 acquires from an internal clock 18 the time when communication connection is established, as time information, acquires from the communication connection established equipment its location information, acquires user input classification information through a user interface 16, and gives these pieces of information to the communication connection established equipment, and stores them in a storage part 15 of a FROM 14.例文帳に追加

ＣＰＵ１１は、通信接続確立時の時間を内部時計１８から取得して時間情報とし、また通信接続確立機器からその位置情報を取得し、更にユーザインターフェース１６を介しユーザー入力による分類情報を取得し、これらの情報を、通信接続を確立した機器に付与し、ＦＲＯＭ１４の保存部１５に記憶する。 - 特許庁

To stabilize an operation by securely suppressing variation in ground connection and power source voltage accompanying the clock synchronizing operation of a DAS component in each of a plularity of detector blocks in an X-ray detector system.例文帳に追加

Ｘ線検出器システムにおいて、複数の検出器ブロックそれぞれにおけるＤＡＳ部品のクロック同期動作に伴うアース及び電源電圧の変動を確実に抑制して動作の安定化を図る。 - 特許庁

The delay clock control circuit 14 is arranged between a power supply line VDD and the connection node, and is provided with a first P type transistor 15 for receiving an output of the second inverter 13 at a gate.例文帳に追加

遅延クロック制御回路１４は、電源線ＶＤＤと接続ノードとの間に配置されており、ゲートに第２のインバータ１３の出力を受ける第１のＰ型トランジスタ１５を備えている。 - 特許庁

To reduce cost for device and operation by simplifying a multiple conversion unit configuration for multiple separation and simplifying a switch processing mechanism including clock switching or a change in connection.例文帳に追加

多重分離を行う多重変換ユニット構成の簡略化を実現し、クロック切り替えを含むスイッチ処理機構または接続の変更を簡単化して、装置および運用のコストを低減させる。 - 特許庁

The high-speed serial interface circuit includes first to N-th receiver circuits 10-1 to 10-N, a connection switching circuit 20, a serial/parallel conversion circuit 40, a sampling clock generating circuit 50, and a mapping change circuit 110.例文帳に追加

高速シリアルインターフェース回路は、第１〜第Ｎのレシーバ回路１０-1〜１０-N、接続切り替え回路２０、シリアル／パラレル変換回路４０、サンプリングクロック生成回路５０、マッピング変更回路１１０を含む。 - 特許庁

The scope of the data to be synchronized with the system clock is determined according to the actual mounting and connection environment by acquiring arrival time of clock signals CK, CK# and a data strobe signal DQS transmitted with a memory of double data rate, by utilizing a reflected wave of a transmission line and calculating the scope of the data to be synchronized based on the acquired arrival time of the clock signals and the data strobe signal.例文帳に追加

ダブルデータレートのメモリとの間で伝送されるクロック信号ＣＫ、ＣＫ＃及びデータストローブ信号ＤＱＳの到達時間を伝送路の反射波を利用して取得し、取得したクロック信号及びデータストローブ信号の到達時間に基づいて同期化するデータの有効範囲を求めるようにして、実際の実装及び接続環境に応じてシステムクロックに同期化するデータの有効範囲を決定できるようにする。 - 特許庁

A delay clock control circuit 14 operates so as to make a through current flow to a connection node of the first and the second inverters 12 and 13 to cause charge contention for a predetermined period of time during the transition of an input of the components.例文帳に追加

遅延クロック制御回路１４は、構成要素の入力の遷移時において、第１および第２のインバータ１２，１３の接続ノードに貫通電流が流れ、電荷競合が所定時間発生するように、動作する。 - 特許庁

When the first to sixth module portions are failed, a module screening circuit 22 of the external bus 7 intercepts a power supply, a clock feed and a bus connection to the first to sixth module portions based on an interception control signal.例文帳に追加

外部バス７のモジュール選別回路２２は、第１乃至６のモジュール部が不良の場合、遮断制御信号に基づいて第１乃至６のモジュール部への電源供給、クロック供給、及びバス接続を遮断する。 - 特許庁

The clock generating circuit includes inverting circuits IV0-IV4 of series connection where an output of the IV4 is given to the IV0 via a feedback line FL and buffer circuits BF0-BF4 that receive outputs of the IV0-IV4.例文帳に追加

クロック生成回路は、帰還ラインＦＬを介してＩＶ４の出力がＩＶ０に入力される直列接続の反転回路ＩＶ０〜４とＩＶ０〜４の出力が入力されるバッファ回路ＢＦ０〜４を含む。 - 特許庁

Network connection between the server and many units is performed, and the server and each unit set time information from GPS in each internal clock at the ordinary time, to thereby acquire time synchronization between the server and the unit (S1, S2).例文帳に追加

サーバと多数のユニットとの間をネットワーク接続し、サーバと各ユニットは、通常時にはＧＰＳからの時刻情報をそれぞれの内部時計に設定してサーバおよびユニット間の時刻同期を得ておく（Ｓ１，Ｓ２）。 - 特許庁

The video recording apparatus 10 according to the present invention includes a CPU 11, a RAM 12, a ROM 13, a network connection section 14, a tuner 15, an input device 16, a display device 17, a clock generation section 18 and a group 20 of storage sections.例文帳に追加

本発明に係る録画装置１０は、ＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、ネットワーク接続部１４、チューナ１５、入力装置１６、表示装置１７、クロック生成部１８および記憶部群２０を有する。 - 特許庁

To provide an external signal detection circuit and a real time clock capable of precisely adjusting detection timing of external signals and connection timing of a resistor, with lower power consumption and less load on CPU.例文帳に追加

低消費電力化を図るとともに、ＣＰＵの負荷を軽減し、外部信号の検出タイミングと抵抗の接続タイミングを高精度に調整可能な外部信号検出回路およびリアルタイムクロックを提供する。 - 特許庁

The line of 120 Ω system and that of 75 Ω system to be connected are changed, the presence or absence of the connection of the line is determined from a reception level and the presence or absence of a clock signal, and the transmission line is changed to the connected line.例文帳に追加

そして、接続される１２０Ω系の回線と７５Ω系の回線を切り替えて、受信レベルとクロック信号の有無から回線の接続の有無を判定し、接続された回線に伝送路を切り替える。 - 特許庁

In an extension board 101, a CPU 102 starts by the lowest clock frequency when a power is supplied, and acquires the power supply information of a power supply information holding means 23 and the extension equipment connection information of an extension equipment connection information holding means 25 from a printer 1 through an extended I/F 24.例文帳に追加

拡張ボード１０１では、電源投入時、最低クロック周波数で立ち上がり、ＣＰＵ１０２は、拡張Ｉ/Ｆ２４を介して、印刷装置１から電力供給情報保持手段２３の電力供給情報、及び、拡張機器接続情報保持手段２５の拡張機器接続情報を取得する。 - 特許庁

The CPU 47 makes discrimination as to whether the mounting pulses are outputted from the IC chip 46 while supplying the clock pulses to the IC chip 46 across the clock line 53 and when the mounting pulses are not outputted to the mounting line 55, the CPU makes judgment that electrical connection state to the IC chip 46 is abnormal.例文帳に追加

ＣＰＵ４７は、クロックライン５３を介してＩＣチップ４６にクロックパルスを供給している間に、装着ライン５５にＩＣチップ４６から装着パルスが出力されているか否かの判別を行い、装着ライン５５に装着パルスが出力されていない場合にはＩＣチップ４６との電気的な接続状態が異常であると判断する。 - 特許庁

To provide a remote monitoring system capable of reducing the number of times of connection to a fee-charging network and reducing an extra communication cost, to adjust the time of each clock in a plurality of apparatus-side controllers connected through a network.例文帳に追加

ネットワークを介して接続された複数の機器側コントローラ内の時計時刻を合わせるために、有料ネットワークへの接続回数を減少して余分な通信費用を削減することができる遠隔監視システムを提供する。 - 特許庁

A fee calculating means 15 retrieves communication fee data from a fee data storing means 16 on the basis of the calculated transmission distance and connection time and the present time indicated by a clock 14 and determines a transmission fee in each carrier.例文帳に追加

料金算出手段１５は、算出した送信距離及び接続時間と時計１４が示す現在時刻とに基づいて、料金データ記憶手段１６から通信料金データを検索してキャリア毎の送信料金を割り出す。 - 特許庁