「clock connection」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To solve problems such as low transfer rate due to a daisy chain constitution from a serial bus connection and difficulty in detecting erroneous operation or fault in an operation state due to operation by the clock different from that used for the operation of a processor or an LSI in utilizing a previous boundary scan.例文帳に追加

従来のバウンダリスキャンの利用では、シリアルバス接続によるデイジーチェーン構成としており、転送速度が遅く、プロセッサやＬＳＩの動作とは別クロックで動作するため、稼動状態での誤動作・故障の検出が難しい。 - 特許庁

In this antenna for an electric wave clock, flanges 23, 24 are formed respectively on both ends of a rod-shaped core material 22, a coil 26 is wound on the core material 22 between the flanges, and both end parts of the coil are connected to a connection pin 27 erected on the flange.例文帳に追加

電波時計用アンテナは、棒状芯材２２の両端にフランジ２３，２４がそれぞれ形成され、その間の芯材にコイル２６が巻回され、フランジに立設された接続ピン２７にコイルの両端部が接続される。 - 特許庁

The PLL circuit 60 is controlled by the control loop 66, and the recorded information is read from the near side of the recording end part of recorded information synchronizing with the read clock when write connection instructed is given from the recording end part of recorded information.例文帳に追加

記録済み情報の記録終端部からの書き継ぎが指令されたときに、ＰＬＬ回路６０を制御ループ６６で制御して、読込クロックに同期して記録済み情報の記録終端部の手前から記録済み情報の読込を行う。 - 特許庁

A PTL connection logic gate 1 for connecting a PTL with an I/O terminal incorporates splitters 3 and 4 wherein the splitter 3 branches a clock signal inputted from a receiver 5 and outputs it through a driver 7 and to a logic gate 2.例文帳に追加

ＰＴＬを入出力端子に接続するＰＴＬ接続用論理ゲート１がスプリッタ３，４を内蔵し、スプリッタ３はレシーバ５から入力するクロック信号を分岐してドライバ７を介して出力する一方で論理ゲート２へ出力する。 - 特許庁

To enable the operation timing in connection to inside to be guaranteed without addition of an extra terminal and function to a macro cell itself by enabling the testing precise timing relation between a clock signal and an input/output data signal or the other control signal to be performed.例文帳に追加

マクロセル自身に余分な端子や機能を付加することなくクロック信号と入出力データ信号や他の制御信号との正確なタイミング関係をテスト可能とすることにより、内部との接続における動作タイミングの保証可能とする。 - 特許庁

To provide an information processing method that suppresses failure of a connection between hosts due to frequency deviation of a synchronous signal (reference clock) even when each of an information processing device and an external device is operated by a periodic signal having a different frequency variation range.例文帳に追加

情報処理装置と外部装置の夫々が異なる周波数変動範囲を有する周期信号で動作する場合であっても、同期信号（基準クロック）の周波数偏差に起因するホスト間接続の不具合を抑制する方法を提供する。 - 特許庁

The portable telephone 10 can determine the kind of external equipment and the external equipment is discriminated by the supply of a clock to the portable telephone 10 by the digital camera 20 at the time of connection or the supply of the clock to the digital camera 20 by the portable telephone 10 and the output of preset data by the digital camera 20 corresponding to it.例文帳に追加

携帯電話１０は外部機器の種別判断を可能とし、この外部機器の判別は、接続時においてディジタルカメラ２０が携帯電話１０に対してクロックを供給するか、又は、携帯電話１０がディジタルカメラ２０に対してクロックを供給し、これに対応してディジタルカメラ２０が予め設定されているデータを出力することによって行われる。 - 特許庁

The connection of the first switch circuit is changed over to the buffer circuit side and a start pulse and a clock are inputted to the shift register to operate the same, by which only the necessary gate line is driven through the buffer circuit controlled with the second switch and the driving of the unnecessary gate line is stopped.例文帳に追加

第１スイッチ回路の接続をバッファ回路側に切り換え、スタートパルスとクロックを入力してシフトレジスタを動作させることにより、第２スイッチで制御されたバッファ回路を介して必要なゲート線のみを駆動し、必要でないゲート線の駆動を停止する。 - 特許庁

In the cellular phone having an Internet connection function, time of the built-in clock part of the cellular phone is corrected by acquiring time information from an NTP (Network Time Protocol) server which provides time information service over the Internet.例文帳に追加

インターネット接続機能を持った携帯電話機において、インターネットで時刻情報のサービスを行なっているＮＴＰ（Ｎｅｔｗｏｒｋ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ）サーバーから時刻情報を得ることにより、携帯電話内蔵時計部の時刻補正を行なう。 - 特許庁

To provide a connecting structure of a display panel and a circuit substrate capable of dissolving a deviation in position or a deviation in pitch with a simple part constitution when a deviation in position or a deviation in pitch is present between connection terminals becoming pairs of the display panel of a liquid crystal display type quartz clock and the circuit substrate.例文帳に追加

液晶表示式水晶時計の表示パネルと回路基板の対となる接続端子間に位置またはピッチのずれが存在する場合に、簡単な部品構成でそのずれを解消できる表示パネルと回路基板の接続構造を提供する。 - 特許庁

When the site 7 is accessed, the service provider computer 3 refers to a system clock 8, discriminates the propriety of the access to the site 7 according to the access limitation rule and its application time period determined for each connection ID, and rejects the access to a non-permitted site 7.例文帳に追加

サイト７をアクセスすると、サービスプロバイダコンピュータ３は、システムクロック８を参照し、接続ＩＤごとに定められたアクセス制限ルール及びその適用時間帯に従いサイト７へのアクセスの可否を判別し、許可されていないサイト７へはアクセスを拒否する。 - 特許庁

In the general mode, the plane 1003 is connected to the CPU core 1001 and the outside by the control circuits 1002 and 1005 to perform power supply and clock supply to the plane 1003, while the connection of the plane 1004 to the CPU core 1001 and the outside is separated.例文帳に追加

通常モード時には、プレーン１００３を制御回路１００２、１００５によりＣＰＵコア１００１及び外部と接続しプレーン１００３に電源供給及びクロック供給を行い、プレーン１００４とＣＰＵコア１００１及び外部との接続を切り離す。 - 特許庁

The wireless transmitter 3 includes a pair of connection terminals 31 and 32 to which a battery DC is connected, a backup capacitor 33 connected between the pair of connection terminals 31 and 32, a microcomputer 35 having a timer function driven by the battery DC or backup capacitor 33 to clock the current time, and a radio wave timer circuit unit 38 which receives a standard time radio wave.例文帳に追加

ワイヤレス送信器３は、電池ＤＣが接続される１対の接続端子３１，３２と、１対の接続端子３１，３２間に接続されるバックアップコンデンサ３３と、電池ＤＣ又はバックアップコンデンサ３３によって駆動し現在時刻を計時する時計機能を有するマイクロコンピュータ３４と、標準時刻電波を受信する電波時計回路部３８とを備える。 - 特許庁

In the data transmission device having a plurality of devices subjected to daisy chain connection to one another, and including a training means for carrying out training for adjusting timing of a clock signal to a data signal from a device at a preceding stage, the respective training means of the plurality of devices execute training in parallel to one another.例文帳に追加

複数個のデバイスがデイジーチェーン接続され、前段のデバイスからのデータ信号に対するクロック信号のタイミングを調整するトレーニングを行なうトレーニング手段を備えたデータ伝送装置において、複数個のデバイスのトレーニング手段それぞれがトレーニングを並列に実行する。 - 特許庁

In the power saving mode, the plane 1004 is connected to the CPU core 1001 and the outside by the control circuits 1002 and 1005 to perform power supply and clock supply to the plane 1004, while the connection of the plane 1003 to the CPU core 1001 and the outside is separated.例文帳に追加

省電力モード時には、プレーン１００４を制御回路１００２、１００５によりＣＰＵコア１００１及び外部と接続しプレーン１００４に電源供給及びクロック供給を行い、プレーン１００３とＣＰＵコア１００１及び外部との接続を切り離す。 - 特許庁

Timing errors in connection with that the data signal 54 comes close to the transition of the clock signal 12 and transits, are minimized and more reliable communication is established by setting the delay of the data signal 54 to the middle position between two delays bringing about the detection of the specific logical value.例文帳に追加

データ信号(54)の遅延を、特定の論理値の検出をもたらす2つの遅延の中間の位置にセットすることによって、データ信号(54)が、クロック信号(12)の遷移に近接して遷移することに関連するタイミングエラーを最小限にし、より信頼できる通信が、確立される。 - 特許庁

The master wireless base station directly connected with the upper station, when setting a bus with the upper station, receives an instruction from the upper station, excludes the transmission line to be connected with the slave wireless base station from clock selection candidates, and relays a connection between the slave wireless base station and the upper station.例文帳に追加

上位局と直接接続する親の無線基地局は、上位局との間でパスを設定するとき、上位局からの命令を受けて、子の無線基地局に接続する伝送回線をクロック選択候補から除外し、かつ子の無線基地局と上位局の接続を中継する。 - 特許庁

When a scheduled time is reached, while referring to a clock 30 of a main body 28 by a time deciding module 38, the script 36 establishes connection between the PC 10A and the router 14 by means of a communication control module 40, and the security state is canceled by a security management module 44.例文帳に追加

該スクリプト３６は、時刻判断モジュール３８によって本体２８のクロック３０が参照されて予定時刻に達すると、通信制御モジュール４０によってＰＣ１０Ａとルータ１４の接続を確立し、セキュリティ管理モジュール４４によるセキュリティ解除が行われる。 - 特許庁

The clock signal wiring layer 44 may comprise the uppermost wiring layer in a plate shape, or may comprise the wiring layer which is lower than the top layer, almost in a plate shape having an opening part 44a for achieving the connection between the lower layer side and the upper layer side.例文帳に追加

クロック信号配線層４４を、プレート形状を有し最上層の配線層から構成させてもよいし、また、下層側と上層側との接続を達成するための開口部４４ａを有する略プレート形状とし、最上層より下層の配線層から構成させてもよい。 - 特許庁

A controlling part 150 detects the present time from a clock functioning part 5 at timing when a charging device connection detecting means 6 detects that the portable telephone terminal 100 is connected to a charging device 200 and stores the present time as charging start time in the memory of the controlling part 150.例文帳に追加

制御部１５０は、充電装置接続検出手段６が携帯電話端末１００の充電装置２００への接続を検出したタイミングで、時計機能部５からの現在時刻を検出し、これを充電開始時刻として制御部１５０のメモリに蓄積する。 - 特許庁

To control an electromagnetic radiation noise emitted from a printer controller to the necessary minimum and to reduce the influence of the noise to an external device by controlling a PCI clock signal to be supplied to a PCI option bus according to the connection state of the extension of an option unit to be connected to a PCI bus.例文帳に追加

ＰＣＩバスに接続されるオプションユニットの増設の接続状態によりＰＣＩオプションバスに供給されるＰＣＩクロック信号を制御することで、プリンタコントローラから放射される電磁波放射ノイズを必要最低限のものとし、外部機器への影響を少なくする。 - 特許庁

The 2-input 2-output clocked CMOPS inverter is an inverter where P-MOS and N-MOS transistors(TRs) 23, 24 that are simultaneously turned on/off synchronously with biphase clock pulses that are inverted from each other are connected between two bias sources and a circuit consisting of parallel connection of CMOS inverters 21, 22.例文帳に追加

この２入力２出力クロックドＣＭＯＳインバータは、互いに逆相関係にあるクロックパルスにより同時にＯＮ／ＯＦＦするＰ−ＭＯＳ，Ｎ−ＭＯＳトランジスタ２３，２４を、それぞれ、ＣＭＯＳインバータ２１，２２を並列接続してなる回路と２つのバイアス源との間に、接続してなるインバータである。 - 特許庁

In this reception circuit which receives a serial signal, an error rate is minimized by optimizing a clock signal becoming momentum for the reception circuit to introduce data in transmission/reception circuit connection, power turning-on or normal operation with respect to deviation of a regular effective data period appearing in a reception signal.例文帳に追加

シリアル信号を受信するが、受信信号にあらわれる規則的な有効データ期間のずれに対して、受信回路がデータを取り込む契機となるクロック信号を送信・受信回路接続時、電源投入時または通常動作時に最適化することでエラーレートが最小となる受信回路を提供することができる。 - 特許庁

A network management unit 10 supplies path control information in advance to node units 20 being components of an ATM network before a designated time comes, each node unit can increment the time synchronously with a network synchronization clock, select path control information whose time reaches a designated time and autonomously execute the path connection control.例文帳に追加

網管理装置１０からＡＴＭ網を構成する複数のノード装置２０に、指定時刻になる前に予めパス制御情報を供給しておき、各ノード装置が、網同期クロックに同期して現在時刻を刻み、指定時刻に達したパス制御情報を選択して、自律的にパスの接続制御を実行する。 - 特許庁

When a PINT_-USBN signal entered into an interface 10 when a printer is connected to a personal computer is synchronized, and is entered into a PINT_-COUNTER 3a as a sync_-PINT signal, the PINT_-COUNTER 3a starts counting a clock, and an interrupting signal is entered into a CPU 20 when the count value reaches a connection recognition value.例文帳に追加

パーソナルコンピュータにプリンタが接続された時にインタフェース１０に入力されるＰＩＮＴ＿ＵＳＢＮ信号が同期化され、ｓｙｎｃ＿ＰＩＮＴ信号としてＰＩＮＴ＿ＣＯＵＮＴＥＲ３ａに入力されると、ＰＩＮＴ＿ＣＯＵＮＴＥＲ３ａがクロックのカウントを開始し、そのカウント値が接続認識値に達すると、割り込み信号がＣＰＵ２０に入力される。 - 特許庁

A drive pendulum 47 supported freely swinging by a support 35 provided on a clock frame 30, a connection pendulum 45 connected turnably to the drive pendulum 47, a pair of stoppers 36 and 36 provided in the swinging range of the drive pendulum 47 and a swinging coil 34 for swinging the drive pendulum 47 are provided.例文帳に追加

時計枠体３０に設けた支持部３５に揺動可能に支持された駆動振り子４７と、駆動振り子４７に回動自在に連結する連結振り子４５と、駆動振り子４７の揺動範囲に設けられた一対のストッパー３６，３６と、駆動振り子４７を揺動させる揺動コイル３４とを備えた。 - 特許庁

In this circuit, the connection to a sampling register SMR is controlled by dividing it into the first half and the second half by providing switches SW1, SW2 in the bisected routes of a clock line CL supplying clocks to the SMR and by providing switches SW11, SW12 in the routes of a data bus line DL supplying data to the SMR similarly.例文帳に追加

サンプリングレジスタＳＭＲへクロックを供給するクロックラインＣＬを２分割して経路にスイッチＳＷ１、ＳＷ２を設け、同様にデータを供給するデータバスラインＤＬの経路にスイッチＳＷ１１、ＳＷ１２を設け、サンプリングレジスタＳＭＲへの接続を前半と後半とで分割して制御する。 - 特許庁

Provided is the RFID reader reading data from an RFID tag using a wireless connection over a specified frequency bandwidth, including a transmitting unit synthesizing sequentially and cumulatively frequency control signals generated every clock, mixing the synthesized specific frequency signal and a fixed frequency signal, and as a result outputting an RF signal.例文帳に追加

所定の周波数帯域を利用して無線方式でＲＦタグから各種データを読み出すＲＦＩＤリーダは、クロック毎に発生した周波数制御信号を順次累積して合成し、その合成された特定周波数信号と固定周波数とをそれぞれ混合し、その混合結果によるＲＦ信号を出力する送信ユニットを含む。 - 特許庁

In an optical signal receiving device, a switching controller selects a monitoring part as a connecting destination, based on bit rate information a5 corresponding to a transmission system classification sent from a frequency detector 5, and sends the connection control signal for operating the switching unit so that the selected monitoring part is connected to a clock, a data reproducer 3 in a performance monitoring circuit 6.例文帳に追加

パフォーマンスモニタ回路６では、切換制御部が、周波数検出回路５から送られてきた伝送方式種別に対応したビットレート情報ａ5に基づいて、接続先としてのモニタ部を選択し、選択されたモニタ部が、クロック・データ再生回路３と接続されるように、切換部を動作させるための接続制御信号を送る。 - 特許庁

An AC signal supplied by the electromagnetic connection with an external device is rectified by a rectifying circuit, and the operating voltage of an internal circuit is formed in a power source circuit including a smoothing capacitor for smoothing it; and a pulse signal is formed by the AC signal, and its delay signal is supplied to the internal circuit as a clock signal to make it actuated.例文帳に追加

外部装置と電磁結合により供給された交流信号を整流回路で整流し、それを平滑する平滑コンデンサを含む電源回路で内部回路の動作電圧を形成し、上記交流信号によりパルス信号を形成し、その遅延信号をクロック信号として上記内部回路に供給して動作させる。 - 特許庁

The input stage differential amplification sections are in a folded cascade connection configuration, and inverted signals and non-inverted signals at input sides and output sides of the input stage differential amplification sections are alternately changed over in a time division manner, respectively by switches SW1-SW8 that are operated by chopping clock signals CK, CKB.例文帳に追加

入力段差動増幅部は、フォールデッドカスコード接続構成であって、入力段差動増幅部の入力側と、入力段差動増幅部の出力側とにおけるそれぞれの反転信号、非反転信号を、チョッピング用のクロック信号ＣＫ、ＣＫＢによって動作するスイッチＳＷ１〜ＳＷ８で、それぞれ時分割に交互に切り換える。 - 特許庁

The electronic equipment can be connected to a personal computer and has a standby mode in which a communication control means is made to function by that the clock of a central control means controlling a plurality of equipment elements including the communication function control means is lowered or turned off in addition to a PC connection mode and a single-equipment operation mode as operation modes of the electronic equipment.例文帳に追加

パソコンとの接続可能な電子機器であって、電子機器の動作モードとしてＰＣ接続モードおよび機器単独動作モード以外に、通信機能制御手段を含めた複数の機器要素を制御する中央制御手段をクロックダウン或いはＯＦＦさせて、通信制御手段を機能させた待機モードが設定されている。 - 特許庁

A circuit break detection part 3 is synchronized with a circuit break detection clock 35, detects a break of the connection circuit between the LSIs (not shown) connected to the pervious step according to a result of the detection of the inspection signal, which is inserted into the data signal 31 outputted from the LSI connected to the previous step, and outputs a circuit break detection alarm 34.例文帳に追加

回路断線検出部３は、回路断線検出用クロック３５に同期して、前段に接続された図示しないＬＳＩとの間の接続回路の断線を、前段に接続された上記ＬＳＩから出力されたデータ信号３１に挿入された検査信号の検出の有無により検出して回路断線検出アラーム３４を出力する。 - 特許庁

A method for reducing the unsuccessful timing in a high speed parallel connection sample-and-hold circuit is such that a hold-signal is synchronized with a clock signal by correcting a hold-signal for each of plural sample-and-hold sub-circuits in the sample-and- hold circuit and corrected hold-signals are utilized respectively in the sample- and-hold sub-circuit.例文帳に追加

高速並列接続サンプルホールド回路１００におけるタイミング不整合を低減する方法はサンプルホールド回路内の複数のサンプルホールドサブ回路の各々についてホールド信号を修正することによりホールド信号をクロック信号に同期化させ、修正されたホールド信号をサンプルホールドサブ回路内でそれぞれ利用することを含んでいる。 - 特許庁

A switching part 22 inputs a frequency-division rate setting signal to be input to the variable frequency-divider 20 for switching the frequency of the clock signal f_VCO to be output by the voltage controlled oscillator 18 as a switching signal, and switches a plurality of bandpass filters installed in the bandpass filter part 24 to the voltage controlled oscillator 18 synchronously with the switching of the frequency for connection.例文帳に追加

切替え部２２は、電圧制御発振器１８の出力するクロック信号ｆ_ＶＣＯの周波数を切り替えるために可変分周器２０に入力する分周比設定信号が切替え信号として入力し、周波数の切替えに同期して帯域フィルタ部２４に設けた複数の帯域フィルタを電圧制御発振器１８に切り替えて接続する。 - 特許庁

The D flip-flop consists of series connection of two clocked CMOS inverters and 2-input 2-output clocked CMOS inverters in place of two clocked CMOS static latch circuits each consisting of a MOS inverter, which is simultaneously turned on/off synchronously with biphase clock pulses that are inverted from each other.例文帳に追加

Ｄフリップフロップは、２つのクロックドＣＭＯＳインバータと１つのＭＯＳインバータとによりなるクロックドＣＭＯＳスタティックラッチ回路を２つ直列に接続したＤフリップフロップにおいて、互いに逆相関係にある２相クロックパルスに同期して同時にＯＮ／ＯＦＦするクロックドＣＭＯＳインバータどうしを、それぞれ、２入力２出力クロックドＣＭＯＳインバータと置換してなるものである。 - 特許庁

In transmission of control data from a control section and of monitoring data from a sensor, a series of pulse-shaped voltage signals outputted as a control data signal are provided with a management data area including connection data showing a wiring state different from a control and monitoring data area composed of the control data and the monitoring data in accordance with the value of the control data under control of a prescribed timing signal synchronized with a clock of a prescribed frequency.例文帳に追加

制御部からの制御データとセンサ部からの監視データの伝送において、所定の周期のクロックに同期した所定のタイミング信号の制御下で、制御データの値に応じて、制御データ信号として出力される一連のパルス状電圧信号に、制御データおよび監視データから構成される制御・監視データ領域と異なる、配線状態を示す接続データを含む管理データ領域を設ける。 - 特許庁