「execution architecture」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Execution time is reduced in an individual program and the entire workload by combining technique of the conventional VLIW architecture and technique of the conventional multi-thread architecture.例文帳に追加

本発明は従来のＶＬＩＷアーキテクチャの技法と従来のマルチスレッドアーキテクチャの技法を組み合わせて、個別のプログラム内およびワークロード全体で実行時間を削減する。 - 特許庁

A simulation device 1 includes: a bus architecture information acquisition unit which acquires bus architecture information of a bus included in a semiconductor integrated circuit; a transfer size calculation unit which calculates a transfer size suitable for the bus architecture on the basis of the acquired bus architecture information; and a simulation execution unit.例文帳に追加

実施形態によれば、シミュレーション装置１は、半導体集積回路に含まれるバスのバスアーキテクチャ情報を取得するバスアーキテクチャ情報取得部と、取得したバスアーキテクチャ情報に基づいて、バスアーキテクチャに適合する転送サイズを算出する転送サイズ算出部と、シミュレーション実行部とを有する。 - 特許庁

To economically provide a processor system, capable of executing a software program for plural kinds of processors which differ in architecture, while switching the processor architecture at any time, while maintaining a high execution speed on a single hardware.例文帳に追加

アーキテクチャの異る複数種類のプロセッサ向けソフトウエアプログラムを、単一のハードウエア上で高い実行速度を維持したまま、プロセッサアーキテクチャを随時切替えながら実行することができるプロセッサシステムを経済的に実現する。 - 特許庁

The high-performance superscalar processor architecture has a register file array (554) for storing an execution result of a savable instruction in its completion and a temporary buffer (552) for storing an execution result of non-savable instruction in its completion in order to store execution results from a plurality of functional units.例文帳に追加

複数の機能ユニットからの実行結果をストアするため、完了時に退避可能な命令の実行結果をストアするレジスタファイルアレイ（５５４）と、完了時に退避不可能な命令の実行結果をストアする一時バッファ（５５２）を備える。 - 特許庁

To ensure that state transitions established in a verified architecture model and state transitions implemented in status transition execution means are equivalent.例文帳に追加

検証されたアーキテクチャ・モデルで規定された状態遷移と、状態遷移実行手段に実装された状態遷移とが同等であることを保障する。 - 特許庁

The processor operates in a partial emulation model in which source instruction set architecture (ISA) instructions are directly processed in the direct execution mode and translated code generated by an emulation engine is processed in the emulation execution mode.例文帳に追加

プロセッサは、ソース命令セットアーキテクチャ（ＩＳＡ）命令は直接実行モードで直接処理され、エミュレーションエンジンが生成する変換済みコードはエミュレーション実行モードで処理される、という部分的なエミュレーションモデルで動作する。 - 特許庁

To provide a unified messaging system, that makes a node independent by adopting a software architecture, so as to execute a service scenario with versatility and extendability, and to provide its service scenario execution method and a service scenario execution program.例文帳に追加

ソフトウェアアーキテクチャーを取り入れることでノードの独立化を図り、汎用性及び拡張性のあるサービスシナリオを実行するユニファイドメッセージングシステム、そのサービスシナリオ実行方法及びサービスシナリオ実行プログラムを提供する。 - 特許庁

Thus, plural signaling protocols are supported inside the ATM switch, and an architecture which does not depend on the physical position of signaling protocol execution is provided.例文帳に追加

これによって、ＡＴＭスイッチ内で複数のシグナリングプロトコルをサポートすることが可能となり、シグナリングプロトコル実行の物理的位置に依存しないアーキテクチャを提供することができる。 - 特許庁

Architecture and an instruction set are suitable for making a DSP algorithm execution highly efficient and low power consumption, and optimized for a pure control task, for instance, a radio telephone.例文帳に追加

アーキテクチャーおよび命令組は、ＤＳＰアルゴリズムの実行の高効率化や低消費電力に適し、例えば無線電話など、純制御タスクにも最適化されている。 - 特許庁

To provide a device and a method capable of promptly obtaining the completed drawing of a design drawing relating to architecture and land scape architecture by simple instruction setting and supporting the calculation of the estimated value of an object to be constructed based on the completed drawing and the intermediation of an execution trader to a user desiring the execution of the object.例文帳に追加

本発明の目的は、簡単な指示設定により、建築や造園に係る設計図面の完成図を速やかに入手でき、さらには、当該完成図に基づき造られる物件の見積価格の算出、当該物件の施工を希望する利用者に対する施工業者の仲介斡旋の支援を行う装置、方法を提供することにある。 - 特許庁

To suppress the occurrence of a stack overflow or a stack underflow to prevent the execution performance of a program from being degraded by them in program code generation for a processor which has an architecture using a register stack.例文帳に追加

レジスタスタックを使用するアーキテクチャを持った処理装置に対するプログラムコードの生成において、スタックオーバーフローやスタックアンダーフローの発生を抑制し、これらによるプログラムの実行性能の低下を防止する。 - 特許庁

The architecture includes, for example, an executive layer which manages a segmentation-execution rate, a vehicle controller layer which adjusts activity between the segments, and various layers which provide computation support including utility, common service and OS support.例文帳に追加

このキテクチャは、例えば、セグメントの実行レートを管理するエグゼクティブ層、セグメント間の活動を調整するビークルコントローラ層、ユーティリティ、共通サービス、及びＯＳサポートを含む計算サポートを提供する様々な層などを含む。 - 特許庁

To provide a method and a system for selecting an architecture level to which a processor appears to conform in specification within a computing environment in order to achieve efficient program execution and migration among processor architectures with different levels.例文帳に追加

異なるレベルのプロセッサ・アーキテクチャ間における効率的なプログラム実行および移行を可能にするために、プロセッサがコンピューティング環境内で規格合致しているように見えるアーキテクチャ・レベルを選択する方法およびシステムを提供する。 - 特許庁

To provide a design support system with development environment and automatic execution to support design development which makes it possible to realize optimum system architecture, support to make design development operation more efficient and induce productivity improvement in business.例文帳に追加

設計開発を支援する開発環境と自動実行を備えた，最適のシステム構築を実現すること，設計開発業務の効率化をサポートし，ビジネスの生産性向上を導くことの可能な設計支援システムを提供する。 - 特許庁

To provide a compiler to be applied to the computer of an architecture having a memory access instruction capable of operating address calculation expressed by a "register+offset" for optimizing the allocation of addresses to data, and for realizing the reduction of the size of an object program and the reduction of execution cycles.例文帳に追加

「レジスタ＋オフセット」で表現されるアドレス計算が可能なメモリアクセス命令を持つアーキテクチャのコンピュータに適用されるコンパイラに関し、データへのアドレス割り付けの最適化を図り、オブジェクトプログラムのサイズの縮小化と実行サイクルの減少化を図ることができるようにする。 - 特許庁

The architecture can use any combination of the following: a software scenario independent intermediate representation format, one or more exception handling models capable of supporting a plurality of programming language specific exception handling models, a type system capable of representing the type representations of a plurality of source languages, and a code generator capable of generating a code targeted for a plurality of execution architectures.例文帳に追加

そのアーキテクチャは、以下のもののいかなる組合せも使用可能である：ソフトウェアシナリオ非依存中間表現フォーマット、複数のプログラミング言語固有の例外処理モデルをサポートすることが可能な１または複数の例外処理モデル、複数のソース言語の型表現を表わすことが可能な型システム、および複数の実行アーキテクチャをターゲットとするコードを生成することが可能なコードジェネレータ。 - 特許庁