「i²c」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a bus system such as an I2C bus with low power consumption, which is suitable for compact high density electronic equipment such as a mobile phone.例文帳に追加

携帯電話機等の小型高密度電子機器に好適である低消費電力のＩ２Ｃバス等のバスシステムを提供する。 - 特許庁

To prevent a micro-controller from an unnecessary load when the I2C bus is used for other than DDC communication.例文帳に追加

Ｉ２ＣバスがＤＤＣ通信以外に使用された場合にマイクロコントローラに不必要な処理の負荷が掛かることを防止する。 - 特許庁

The control logic determines whether the device is connected to the I2C router according to the state of the presence line.例文帳に追加

この制御ロジックは、存在ラインの状態に応じて、デバイスがＩ２Ｃルータに接続されているかどうかを判断することができる。 - 特許庁

In the case that a processor 100 is a main processor, and processors 110 and 1m0 are slave processors, when the main processor starts I2C communication and sends a slave address to designate the other party of communication, the slave processors 110 and 1m0 acquire a slave address running through an I2C bus.例文帳に追加

プロセッサ１００が主プロセッサ、プロセッサ１１０、１ｍ０が従プロセッサの場合に、主プロセッサがＩ２Ｃ通信を開始し、通信相手を指定するスレーブアドレスを送出したとき、従プロセッサ１１０、１ｍ０は、Ｉ２Ｃバスに流れているスレーブアドレスを取得しておく。 - 特許庁

A close side signal I1 outputted by a 1st signal processing circuit 11 and a signal I2c outputted by the clamp circuit 13 are inputted to a calculating circuit 14, then an output ratio (I1/(I1+I2c)) is calculated, and an output ratio signal showing the result is outputted by the circuit 14.例文帳に追加

演算回路１４は、第１信号処理回路１１から出力された近側信号Ｉ1 と、クランプ回路１３から出力された信号Ｉ2cとを入力し、出力比（Ｉ1／（Ｉ1 ＋Ｉ2c））を演算し、その結果を表す出力比信号を出力する。 - 特許庁

To provide the method and device for connecting a manufacture test interface to a global serial bus such as an inter-integrated circuit (I2C) bus.例文帳に追加

集積回路間（Ｉ^2Ｃ）バスなどのグローバル・シリアル・バスに製造テスト・インタフェースを接続するための方法および装置を提供すること。 - 特許庁

Thereby, the ASIC 28 is electrically separated from the I2C bus, and access to the EEPROM 26 is canceled or inhibited.例文帳に追加

これによりＡＳＩＣ２８は、Ｉ２Ｃバスから電気的に切り離されると共に、ＥＥＰＲＯＭ２６へのアクセスを中止または抑制する。 - 特許庁

In addition, the host control part 2 is informed of NACK by a NACK informing circuit 8 and made to start re-transmission of the I2C data.例文帳に追加

また、ＮＡＣＫ通知回路８により上位制御部２へＮＡＣＫを通知し、上位制御部２にＩ２Ｃデータの再送信を開始させる。 - 特許庁

Thus, it is not required to transmit the characteristics parameter to the video decoder chip 3 via the I2C bus 7 at every switching time of channels, and the channels are switched at a high-speed.例文帳に追加

これにより、チャンネル切り換え毎にＩ^2Ｃバス７を介してビデオデコーダ・チップ３へ特性パラメータを伝送する必要がなく、高速にチャンネル切り換えできる。 - 特許庁

To provide the electronic tuner which is enabled to receive an I2C-bus system adaptive signal by a 3-wire bus system adaptive PLL IC.例文帳に追加

本発明は、Ｉ^2Ｃバス方式対応の信号を３ワイヤバス方式対応のＰＬＬＩＣで受信できるようにした電子チューナを提供することを目的とする。 - 特許庁

In a figure 1, an I2C bus interface is used as a communication means between a CPU of a body 1 of the imaging apparatus and a control element of the optional apparatus 2.例文帳に追加

図１において、画像形成装置本体１のＣＰＵとオプション装置２の制御素子との通信手段としてＩ２Ｃバスインタフェースを用いている。 - 特許庁

Then the IC2 bus address decoder 4 transmits the real address to the I2C bus 18 and then the master device 4 and the slave device 10 transmit/receive data.例文帳に追加

そして、Ｉ２Ｃバスアドレスデコーダ４は、Ｉ２Ｃバス１８に対して実アドレスを送信し、その後、マスタデバイス４とスレーブデバイス１０との間でデータの送受信を行う。 - 特許庁

When it is detected that a failure analyzing device 20 is connected to a USB port 18, the connection is switched from a USB interface to an I2C interface, and log information is transmitted from a hardware monitoring circuit 16 to a failure analyzing device 20, and consequently connection is switched from the I2C interface to the USB interface.例文帳に追加

ＵＳＢポート１８に障害解析装置２０が接続されたことを検知すると、ＵＳＢインターフェイスからＩ２Ｃインターフェイスに接続を切り替え、ハードウェア監視回路１６からログ情報を障害解析装置２０に送信し、送信後に、Ｉ２ＣインターフェイスからＵＳＢインターフェイスに接続を切り替える。 - 特許庁

Two signal lines constituting a DDC line, that is an SDA line and an SCL line, are used for a high-speed data communication line as well as for an I2C communication line.例文帳に追加

ＤＤＣラインを構成する２本の信号ライン、つまりＳＤＡラインおよびＳＣＬラインを、Ｉ２Ｃ通信ラインとして用いる他に、高速データ通信ラインとしても用いる。 - 特許庁

The BMCs are each provided with a register for performing power supply control over PSUs to enable access from the BMCs to the respective PSUs through an interface such as I2C.例文帳に追加

このＢＭＣには、ＰＳＵの電源制御を行うためのレジスタを設け、このＢＭＣから、Ｉ２Ｃ等のインタフェースに基づいた前記各ＰＳＵへのアクセスを可能にしている。 - 特許庁

To provide an electronic device that can support either a I2C (Inter-IC) serial interface or an SPI(Serial Peripheral Interface) without the use of an additional interface selection pin and to provide a method for data communication.例文帳に追加

Ｉ２Ｃ、ＳＰＩの２つのインタフェースの何れでも使用でき、かつ余分の選択ピンを必要としないデータ通信の方法及びその電子装置を提供すること。 - 特許庁

An I2C control part 30 stores setting data regarding the operations of a gate circuit 36 and a clock generator 24 into a register 34 in accordance with address data from a CPU.例文帳に追加

Ｉ２Ｃ制御部３０は、ＣＰＵからのアドレスデータに応じてゲート回路３６およびクロック発生器２４の動作についての設定データをレジスタ３４に記憶する。 - 特許庁

To decrease the number of signal lines by using an I2C bus in the case of serially connecting plural pieces of option equipment and to set the address (ID) of each of option equipment with a simple configuration.例文帳に追加

複数のオプション機器を直列に接続する場合にＩ^２Ｃバスを用いて信号線を減少し、また、簡単な構成で各オプション機器のアドレス（ＩＤ）を設定する。 - 特許庁

To achieve a prescribed performance effect by improving stability of high-speed communication without impairing an advantage of a serial communication system by a high-speed serial bus typified by I2C bus.例文帳に追加

Ｉ２Ｃバスに代表される高速シリアルバスによるシリアル通信方式のメリットを損なうことなく、高速通信安定性を向上させ、所定の演出効果を達成する。 - 特許庁

A control substrate of a liquid crystal module includes an EEPROM 26 that is accessible from the outside through an I2C bus consisting of an SCL line L21 and SDA line L22, and an ASIC 28 accessing the EEPROM 26 in the control substrate is connected to the I2C bus through a switch circuit 25 consisting of bidirectional switches SW1, SW2.例文帳に追加

液晶モジュールのコントロール基板は、ＳＣＬラインＬ２１とＳＤＡラインＬ２２からなるＩ２Ｃバスを介して外部からアクセス可能なＥＥＰＲＯＭ２６を含み、そのコントロール基板内においてＥＥＰＲＯＭ２６にアクセスするＡＳＩＣ２８は、双方向スイッチＳＷ１，ＳＷ２からなるスイッチ回路２５を介して上記Ｉ２Ｃバスに接続されている。 - 特許庁

Continuous transmission function is added to the conventional I2C bus control circuit, and interruption is generated after continuous transmission, whereby the frequency of interruption processing is reduced to shorten the communication time.例文帳に追加

従来のＩ２Ｃバス制御回路に連続送信機能を追加し、連続送信後に割込みを発生することで割込み処理回数を削減して、通信時間を短縮する。 - 特許庁

If the I2C bus freezes when the other party of communication is switched to any of the slave processors 110 and 1m0, the slave device as the factor of bus freeze is specified based on the acquired slave address.例文帳に追加

従プロセッサ１１０、１ｍ０のいずれかに切り替わったときにＩ２Ｃバスがフリーズしていた場合、取得済みスレーブアドレスに基づいてバスフリーズ原因のスレーブ装置を特定する。 - 特許庁

The I2C bus master generally an intelligent device, for example, a microprocessor, having responsibility for collecting data and providing control through a command published on the LIP bus and received.例文帳に追加

Ｉ^2Ｃバスマスタは、一般に、ＬＩＰバス上で発行されかつ受信されるコマンドを介してデータを収集し制御を提供する責任を有する、インテリジェントデバイス、例えばマイクロプロセッサである。 - 特許庁

To provide an information processing unit and method, a receiver and method, and a recording medium by which a condition in a front end processing is transferred and set according to the I2C communication protocol or a command set is transferred to set the condition.例文帳に追加

フロントエンド処理における条件を、Ｉ^2Ｃの規則に従った手順で転送して設定したり、またコマンドセットで転送して設定することができるようにする。 - 特許庁

To obtain a data transfer system and an I2C communication method which can transfer data surely according to a clock signal between devices having different voltage differences between H logical level and L logical level.例文帳に追加

論理レベルのＨレベルとＬレベルの電圧の差が異なるデバイス間でクロック信号に合わせてデータの転送を確実に行うことのできるデータ転送システムおよびＩ２Ｃ通信方法を得る。 - 特許庁

A far side signal I2 outputted from a 2nd signal processing circuit 12 is inputted to a clamp circuit 13, then among a clamp signal Ic and the far side signal I2, a signal I2c having a larger value is outputted by the circuit 13.例文帳に追加

クランプ回路１３は、第２信号処理回路１２から出力された遠側信号Ｉ2 を入力し、クランプ信号Ｉc および遠側信号Ｉ2 のうち大きい値の信号Ｉ2cを出力する。 - 特許庁

To provide a semiconductor integrated device of low power supply voltage, including a signal input circuit capable of reliably receiving data from a semiconductor integrated device of high power supply voltage via an I2C bus interface.例文帳に追加

Ｉ２Ｃバスインターフェイスを介して高電源電圧の半導体集積装置からのデータを確実に受信できる信号入力回路を備えた低電源電圧の半導体集積装置を提供する。 - 特許庁

The device is configured to select between the two interface protocols of the I2C, SPI interfaces and defaults using either of the interface protocols and automatically selects the other interface protocol depending on a state of a clock enable signal.例文帳に追加

ＩＰＣ、ＳＰＩの２つのインタフェース・プロトコールの間に切換え可能にし、最初はその一方のインタフェース・プロトコールを指定し、クロック・エネーブル信号の状態により他方のインタフェース・プロトコールに自動的に切換えるようにする。 - 特許庁

An IC2 bus address decoder 4 references an address decode table 3 to convert a logic address of a slave device 10 sent from a master device 2 into a bus number of a connected I2C bus 19 and a real address of the slave device 10.例文帳に追加

Ｉ２Ｃバスアドレスデコーダ４は、アドレスデコードテーブル３を参照して、マスタデバイス２から送出されるスレーブデバイス１０の論理アドレスを、接続するＩ２Ｃバス１９のバス番号とスレーブデバイス１０の実アドレスとに変換する。 - 特許庁

By a tristate gate 202, a clock is supplied from the controller 200 to a serial communication device 102 with an I2C specification only when data transmission is carried out between the serial communication device 102 and the controller 200.例文帳に追加

トライステートゲート２０２により、コントローラ２００から、Ｉ２Ｃ仕様のシリアル通信デバイス１０２に対して、これらの間でデータ伝送が行われるときにのみ、シリアル通信デバイス１０２にクロックが供給されるようにする。 - 特許庁

A data signal and a clock signal which are sent through an I2C bus are inputted to the PLL IC 3 and enable signal generating circuit 2, which outputs an enable signal to the PLL IC 3.例文帳に追加

Ｉ^2Ｃバスを介して送られるデータ信号とクロック信号は、ＰＬＬＩＣ３とイネーブル信号発生回路２とに入力され、イネーブル信号発生回路２からイネーブル信号がＰＬＬＩＣ３に出力される。 - 特許庁

The I2C control block 12 is constituted of low withstand-voltage elements having a withstand voltage of, for example, about 5 V, and the input/output buffer 13 is constituted of high withstand-voltage elements having the withstand voltage of, for example, about 35 V.例文帳に追加

Ｉ２Ｃ制御ブロック１２は、たとえば、耐圧５Ｖ程度の耐圧を有する低耐圧素子から構成されており、入出力バッファ１３は、たとえば、耐圧３５Ｖ程度の耐圧を有する高耐圧素子から構成されている。 - 特許庁

An RTOS is mounted on the CPU 8, and the CPU 8 performs event driven processing for tuning in the NIM 1 through the I2C bus 12 and also performs polling that monitors the status information of the NIM 1 through the address/data bus 11.例文帳に追加

ＣＰＵ８はＲＴＯＳを搭載し、ＮＩＭ１における選局のためのイベントドリブン処理を、Ｉ２Ｃバス１２を介して実行すると共に、ＮＩＭのステータス情報を監視するポーリング処理を、アドレス／データバス１１を介して実行する。 - 特許庁

To provide a tuner unit apparatus in which a main control section and a sub control section control an operation for receiving a television signal in a tuner by I2C communication and which can prevent interference in communication between the main control section and the sub-control section.例文帳に追加

メイン制御部とサブ制御部がＩ２Ｃ通信によってチューナにおけるテレビジョン信号を受信する動作を制御するチューナユニット装置において、メイン制御部による通信とサブ制御部による通信とが干渉しないようにする。 - 特許庁

A 5 V power supply device 201 employing 5 V pull-up resistors 205, 212 and a 3.3 V power supply device 202 employing 3.3 V pull-up resistors 206, 213 are connected by an I2C bus through a first or second FET 207, 214 for voltage conversion.例文帳に追加

５Ｖのプルアップ抵抗２０５、２１２を用いる５Ｖ電源デバイス２０１と３．３Ｖのプルアップ抵抗２０６、２１３を用いる３．３Ｖ電源デバイス２０２が、電圧変換用の第１あるいは第２のＦＥＴ２０７、２１４を介してＩ２Ｃバスで接続されている。 - 特許庁

When channel switching timing comes, a CPU 6 instructs a video decoder chip 3 on a channel switching via an I2C bus 7 of a lower speed and transmits a characteristics parameter in response to a new channel to a display controller chip 5 via a higher speed bus 8.例文帳に追加

チャンネル切り換えタイミングになると、ＣＰＵ６は、より低速なＩ^2Ｃバス７を介してビデオデコーダ・チップ３へチャンネル切り換えを指示すると共に、より高速なバス８を介して、ディスプレイコントローラ・チップ５へ新たなチャンネルに応じた特性パラメータを送出する。 - 特許庁

Then the IC2 bus address decoder 4 gives the bus number to a switch control circuit 5 to turn on/off switches 6, 7, 8, 9 to connect a bus 18 to which the master device 2 is connected to an I2C bus (a caption 19 in figure) to which the slave device 10 being an object of data transfer is connected.例文帳に追加

そして、Ｉ２Ｃバスアドレスデコーダ４は、バス番号をスイッチ制御回路５に送信し、スイッチ６，７，８，９をＯＮ／ＯＦＦして、マスタデバイス２が接続されるバス１８とデータ転送の対象となるスレーブデバイス１０が接続されるＩ２Ｃバス（図１では１９）とを接続する。 - 特許庁

A power source microcomputer 4 is able to communicate with the internal memory 2 of a battery pack 1 through an I2C communication bus, and reads rated discharging current data characteristic of the battery pack 1 out of the internal memory 2 and saves them as a 1st specific value (current value for operating a power consumption reducing function) therein.例文帳に追加

電源マイコン４は、電池パック１の内蔵メモリ２とＩ^２Ｃ通信バスにより通信が可能であり、内蔵メモリ２に保存されている電池パック１に固有の定格放電電流データをリードし、第１の所定値（消費電力低減機能を作動させる電流値）として内部に保存する。 - 特許庁

In a printer including a developing device and an I2C data communication system for data transmission/reception among a plurality of devices, a developing bias of the developing device is corrected to a value reducing the possibility of leak occurrence, in response to detecting that a flag 1031 of a master device 103 is set when the developing bias is applied in the developing device.例文帳に追加

現像装置と、複数のデバイス間でデータを送受信するＩ２Ｃ方式のデータ通信システムとを有するプリンタにおいて、現像装置で現像バイアスが印加されたときに、マスタデバイス１０３のフラグ１０３１が立っていることを検出すると、現像装置の現像バイアスを、リーク発生の可能性が低くなる値に補正する。 - 特許庁

A far-side signal 12, which is output from a PSD 5 receiving a reflected light from the ranging object, is input to a clamping circuit 13 through a second signal processing circuit 12, and a larger level signal I2c of either of a far-side signal I2 or a clamp signal Ic with a fixed level is output from the clamping circuit 13.例文帳に追加

測距対象物からの反射光を受光したＰＳＤ５から出力された遠側信号Ｉ2は、第２信号処理回路１２を経てクランプ回路１３に入力し、遠側信号Ｉ2および一定レベルのクランプ信号Ｉcの何れか大きいレベルの信号Ｉ2cがクランプ回路１３から出力される。 - 特許庁

An application 31B generates control data transferred to a front end 34 and gives the data to an interface 31C via an OS(operating system) 31A together with information denoting a 1st transfer pattern (a pattern for transfer, in compliance with the I2C protocol) or a 2nd transfer pattern (a pattern for transfer as a command set).例文帳に追加

アプリケーション３１Ｂは、フロントエンド３４に転送される制御データを生成し、それを、転送パターン（第１の転送パターン（Ｉ^2Ｃの規則に従った手順で転送するパターン）、または第２の転送パターン（コマンドセットとして転送するパターン））を示す情報とともに、ＯＳ３１Ａを介して、インタフェース３１Ｃに供給する。 - 特許庁

When it is decided that the video processing controller 115 is loaded in the computer 10 by the discrimination processing, the EC/KBC 124 notifies a CPU 111 about information showing that the video processing controller 115 is loaded, and transmits a video adjustment parameter group to the video processing controller via an I2C bus.例文帳に追加

判別処理によって、映像処理コントローラ１１５が本コンピュータ１０に搭載されていると判別された場合、ＥＣ／ＫＢＣ１２４は、映像処理コントローラ１１５が搭載されていることを示す情報をＣＰＵ１１１に通知するとともに、映像調整パラメータ群をＩ２Ｃバスを介して映像処理コントローラに送信する。 - 特許庁