例文 (11件) |
interconnection pitchの部分一致の例文一覧と使い方
該当件数 : 11件
Thus, an interconnection pitch L1, which is half the mask pattern pitch can be obtained.例文帳に追加
マスクパターンピッチの1/2の配線ピッチL1を得る。 - 特許庁
The arrangement pitch of interconnections 18 is 70 μm (an interconnection width is 35 μm, an interconnection interval is 35 μm).例文帳に追加
配線18の配線ピッチは70μm(配線幅35μm、配線間隔35μm)とする。 - 特許庁
To provide a moisture-resitant semiconductor device with a decreased pitch width of an interconnection provided.例文帳に追加
配線ピッチ幅の縮小化を実現しつつ、湿気に強い半導体装置を得る。 - 特許庁
The interconnection elements can be arranged in a repetitive pattern that has a secondary pitch, which is substantially greater than the first pitch.例文帳に追加
相互接続素子は第1のピッチより実質的に大きい第2のピッチを有する反復パターンに配列され得る。 - 特許庁
To provide a connector device for circuit board interconnection capable of readily matching the conductive path pitch with an electrode pitch on a circuit board side.例文帳に追加
回路基板側の電極間ピッチに導電路間ピッチを容易に合わせることができる回路基板相互接続用コネクタ装置を得る。 - 特許庁
The solder bumps 13 for heat radiation are formed so as to have a smaller pitch than that of the solder bumps 14 for bonding interconnection.例文帳に追加
放熱用半田バンプ13は、配線接続用半田バンプ14より狭いピッチで形成されている。 - 特許庁
As a result, the pitch of the second-layer interconnection M2 connected respectively to the bit lines can be reduced.例文帳に追加
この結果、これらのビット線にそれぞれ接続される第2層配線M2のピッチを縮小することができる。 - 特許庁
To manufacture a flexible circuit board (COF package) formed with interconnection layers which are formed with bumps and are arranged at fine pitch without causing faults.例文帳に追加
何ら不具合が発生することなく、バンプが設けられたファインピッチの配線層を備えたフレキシブル回路基板(COFパッケージ)を製造すること。 - 特許庁
To provide a manufacturing method of an electronic component device, and its electronic component device using an epoxy resin composition reduced in failure in electrical properties such as deformation in gold streak, disconnection, and a leakage failure, when a fine pitch interconnection semiconductor element is sealing-molded.例文帳に追加
ファインピッチ配線半導体素子を封止成形する際に、金線変形や断線、リーク不良といった、電気特性不良の少ないエポキシ樹脂組成物を用いた電子部品装置の製造方法及びその電子部品装置を提供する。 - 特許庁
To provide a semiconductor device that can achieve efficient wiring without using any expensive board having a number of layers when mounting a semiconductor electronic component that has a connection terminal connected to a thick wiring pattern and a narrow pitch on a multilayer interconnection board where merely one fine pattern can pass between lands.例文帳に追加
太い配線パターンにつながる接続端子を有し、かつ、狭ピッチな半導体電子部品を、ランド間にファインパターンが1本しか通らない多層配線基板に実装する場合に、層数の多い高価な基板を用いなくとも、効率よく配線することを可能にした半導体装置を提供する。 - 特許庁
例文 (11件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|