例文 (9件) |
interconnection fabricationの部分一致の例文一覧と使い方
該当件数 : 9件
INTERCONNECTION SUPPORTED FUEL CELL ASSEMBLY, PREFORM AND METHOD OF FABRICATION例文帳に追加
相互接続部支持燃料電池アセンブリ、プレフォーム及び製造方法 - 特許庁
FABRICATION OF SEMICONDUCTOR DEVICE WITH AIR GAP FOR ULTRA-LOW ELECTROSTATIC CAPACITANCE INTERCONNECTION例文帳に追加
超低静電容量配線のためのエアギャップを備える半導体装置の製造 - 特許庁
In the fabrication process of semiconductor device having a multilayer interconnection layer, hydrogenation heat treatment is performed at least after formation of an insulation layer 107 covering a first interconnection layer 106 and an insulation layer 113 covering a last interconnection layer 112.例文帳に追加
多層配線層を有する半導体装置の製造工程において、少なくとも第一配線層106を覆う絶縁層107の形成後及び最終配線層112を覆う絶縁層113の形成後に水素化熱処理を行う。 - 特許庁
To provide a semiconductor integrated circuit device in which alteration of pattern in node interconnection or increase in the number of fabrication steps is prevented when a capacitor is added to an SRAM while enhancing the reliability of node interconnection.例文帳に追加
SRAMにキャパシタを付設した際のノード配線におけるパターン変更や製造工程数の増加を防止する一方で、ノード配線での信頼性を高めた半導体集積回路装置を提供する。 - 特許庁
To obtain a high density semiconductor device, and a method of fabrication, by forming plugs and an interconnection readily for a fine pattern when conductive plugs buried in contact holes and an interconnection are formed simultaneously.例文帳に追加
本発明は、コンタクトホールに埋め込んだ導電性プラグと溝を利用した配線を同時に形成する際に、微細なパターンに対して容易にプラグと配線を形成することが可能となり、その結果、高密度な半導体デバイスを作製することができる半導体装置および半導体装置製造方法を得る。 - 特許庁
Since the split capacity electrodes 24 and 25 are connected with adjacent diffusion layers 14 and 15 through a first interconnection layer directly above the capacity electrodes, charges generated in the fabrication process subsequent to the process for forming the first interconnection layer can be discharged to the diffusion layer and a capacitive oxidation layer can also be protected against breakdown.例文帳に追加
また、2分割された容量電極24、25を隣接する拡散層14、15に、容量電極すぐ上の第1配線層で接続する構成とするので、第1配線層形成工程以降の製造工程で発生するチャージを拡散層に放電することができ、容量酸化膜の破壊を防ぐことも可能となる。 - 特許庁
To obtain a TFT structure and a fabrication method thereof in which low resistance interconnection can be realized sufficiently while preventing deterioration of characteristics due to undercut of a barrier metal layer when copper is used as a source-drain electrode material.例文帳に追加
ソース/ドレイン電極材料に銅を用いた場合の加工時のバリアメタル層のアンダーカットに起因する特性不良を防止し、低抵抗配線が充分に実現できるTFTの構造とその製造方法を提供する。 - 特許庁
To provide a semiconductor device, and a method of fabrication, in which the contact resistance of an Al alloy interconnection can be prevented from increasing in a contact hole by preventing formation of reaction products with Al when a contact hole is made in an interlayer insulation film by etching.例文帳に追加
層間絶縁膜に接続孔を形成するためのエッチングを施す際にAlとの反応生成物の形成を防止することにより、接続孔内におけるAl合金配線のコンタクト抵抗の増加を抑制できる半導体装置及びその製造方法を提供する。 - 特許庁
例文 (9件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|