例文 (3件) |
ion collision processの部分一致の例文一覧と使い方
該当件数 : 3件
To provide a method of manufacturing a stencil mask for ion implantation, having thermal resistance and durability which improves the fault, where a membrane is bent as a result of generation of heat, caused by a collision of an ion beam and improves the ion implantation accuracy, in an ion implantation process which uses the stencil mask for ion implantation.例文帳に追加
イオン注入用ステンシルマスクを用いたイオン注入工程において、イオンビームの衝突による発熱に起因してメンブレンが撓むという欠点を改善し、イオン注入精度を向上させた耐熱性及び耐久性を有するイオン注入用ステンシルマスクの製造方法を提供する。 - 特許庁
In one embodiment, a tandem (MS/MS) mass spectrometric analytical method includes selection for a collision induction dissociation (CID) voltage amplitude and a q parameter value as to a quadrupole ion trap, so as to optimize a daughter ion fragmentation process with respect to a prescribed parent ion mass-to-charge (m/z) ratio.例文帳に追加
ある実施形態において、タンデム(MS/MS)質量分析方法は、所与の親イオン質量対電荷(m/z)比に対して娘イオン断片化プロセスを最適化するように、四重極イオントラップに関する衝突誘発解離(CID)電圧振幅およびqパラメータ値を選択することを含む。 - 特許庁
To provide a method for manufacturing a semiconductor device capable of reducing NOP fail by disturbance caused by stress left inside a channel junction by performing an ion implantation process applying Zero Tilt conditions to form a P well, thereby minimizing stress caused by collision of dopants and silicon lattices and minimizing stress left inside a semiconductor substrate.例文帳に追加
本発明は、ゼロチルト(Zero Tilt)条件を適用するイオン注入工程を実施してPウェルを形成することにより、ドーパントとシリコン格子の衝突によるストレスを最小化し、半導体基板内に残留するストレスを最小化することにより、チャネルジャンクション内に残留したストレスに起因したディスターバンスによるNOPフェイルを減少させることができる半導体素子の製造方法を提供する。 - 特許庁
例文 (3件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|