「logic section」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

When the signal (b) transits to the 'H' level at time t3, since the ENA1 is at the 'H' level in this state, the signals a, b propagate to a logic circuit section 6 at time t4 and the input enable signal ENA1 goes to an 'L' level at a succeeding rise of the clock CLK, that is, at time t5.例文帳に追加

次に、時刻t３にて信号bが“H”レベルへ遷移すると、この状態でENA１は“H”レベルであるから、信号aとbは時刻t４に論理回路部６へ伝播し、クロックCLKの次の立ち上がり、すなわち時刻t５にて入力イネーブル信号ENA１は“L”レベルとなる。 - 特許庁

In this case, a raw material supply temperature target value calculation logic 70b calculates a new raw material supply temperature target value on the basis of the heat balance in the reactor using a raw material supply amount result value, the control deviation related to the temperature of the reactor, the control value of a deviation estimated control section and the central value of the control section.例文帳に追加

この際、原料供給温度目標値算出ロジック７０ｂは、原料供給量実績値、反応器温度についての制御偏差、逸脱が予測された管理区間の管理値、および、各管理区間の中央値を用いて、反応器における熱バランスに基づいて、新たな原料供給温度目標値を算出する。 - 特許庁

A second database creation section 1e creates a second database of the circuit 2b in the second hierarchy, which includes arrangement information of a cell and wiring information between cells in the circuit 2 to be designed, based on the hierarchical terminal code information file 4a created by the file creation section 1d and the logic connection information of the circuit 2b in the second hierarchy.例文帳に追加

第２のデータベース作成部１ｅは、ファイル作成部１ｄにより作成された階層端子コード情報ファイル４ａと、第２階層の回路２ｂの論理接続情報とに基づいて、設計対象回路２が有するセルの配置情報とセル間の配線情報を含む第２階層の回路２ｂの第２のデータベースを作成する。 - 特許庁

The data decoder comprises correction bit location detecting sections 18, 19 which output a correction bit location designating signal, based the level of the RF signal at the time of the binary level determination that is stored in the RF signal level storage section 20 and a bit data inversion correction section 15 which inverts a logic level of a bit location designated, based on the correction bit location designating signals.例文帳に追加

ＲＦ信号レベル記憶部２０に記憶されている２値レベル判定時のＲＦ信号のレベルに基づいて補正ビット位置指定信号を出力する補正ビット位置検出部１８，１９と、補正ビット位置指定信号に基づいて指定されたビットの位置の論理レベルを反転させるビットデータ反転補正部１５とを備える。 - 特許庁

The LCD driver (liquid crystal display drive device) IC chip 10 includes an input circuit 11 to which data is inputted, a RAM (Random Access Memory) 12 as a memory section, a logic circuit 13 as a data processing section, an internal semiconductor element circuit constituted in such a manner that the output circuit 14 etc., including a latch circuit and producing signal output are correlated.例文帳に追加

ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップ１０は、データが入力される入力回路１１、記憶部としてのＲＡＭ（Random Access Memory）１２、データ処理部としてのロジック回路１３、及びラッチ回路を含み信号出力をする出力回路１４等が相関するように構成された内部の半導体素子回路を有している。 - 特許庁

An OSGi framework is divided into a service side (212) as an internal logic section and an application side (222) as a GUI, they are operated individually, the transmission of a bundle is received by a management bundle (214) on the service side (212), and the received bundle is sorted and stored.例文帳に追加

ＯＳＧｉフレームワークを内部ロジック部分としてのサービス側（２１２）と、ＧＵＩとしてのアプリケーション側（２２２）との２つに分け、それぞれ別個に稼働させ、サービス側（２１２）の管理バンドル（２１４）によってバンドルの配布を受信し、受信したバンドルを分別して保存する。 - 特許庁

To obtain a semiconductor device which can reduce the space factor while enabling a core section formed in a logic circuit to operate at high-speed and, in addition, can prevent the punch-through of the region below an element isolating region of a CMOS.例文帳に追加

論理回路が形成されたコア部の高速動作を可能としながら、そのコア部の占有面積を低減することができ、また、ＣＭＯＳにおける素子分離領域下のパンチスルーを防止することができる半導体装置及びその製造方法を提供する。 - 特許庁

In the network management system 1, a management object device can acquire geographical information with respect to the installed position of its own device and a network management section can manage the logic configuration and the positional configuration of a network on the basis of the geographical information and address information.例文帳に追加

ネットワーク管理システム１においては、管理対象装置が、自装置の設置個所に関する地理情報を取得可能であり、ネットワーク管理部は、地理情報およびアドレス情報に基づいて、ネットワークの論理的構成と位置的構成とを管理可能である。 - 特許庁

The comparison and computation circuit 14 inputs a reference voltage output from the reference voltage generating circuit 11 and compares the ADC output voltage output from the ADC 12 that digital-converts the reference voltage with a memory set value stored in the nonvolatile memory 13 and computes, and then outputs the computed signal to the microcomputer-logic circuit section 2 and the memory section 3 via the controller 4.例文帳に追加

比較演算回路１４は、基準電圧発生回路１１から出力した基準電圧を入力し、この電圧をデジタル変換するＡＤＣ１２から出力されたＡＤＣ出力電圧と不揮発性メモリ１３に記憶されたメモリ設定値とを比較演算し、演算した信号をマイコン・論理回路部２及びメモリ部３に制御部４を介して出力する。 - 特許庁

Various in-site appliances such as a signal and a switch in a jurisdiction range are connected to the electronic terminal 30, the electronic interlocking logical part 11 intensively controls the interlocking functions over the whole section including areas between stations by the interlocking logic similar to that in one station, and remotely controls the in-site appliances over the whole section through the transmitting means 40 and the electron terminal 30.例文帳に追加

電子端末３０には、管轄範囲内の信号機や転てつ機などの各種現場機器が接続されており、電子連動論理部１１は、駅間を含む線区全体の連動機能を一つの駅構内と同様の連動論理によって集中管理し、伝送手段４０と電子端末３０とを介して線区全体の現場機器を遠隔制御する。 - 特許庁

Since comparative levels vary, the ratios different from each other are set in order to maintain the specified ratio of the first and second periods of the logic levels of the binarized data according to the boost levels of the regenerative signal and the optimum boost level is determined from the difference between the respective comparative levels and is set in the signal forming section 30.例文帳に追加

再生信号のブーストレベルに応じて、２値化データの論理レベルの第１、第２の期間の比を一定に保つためにコンパレートレベルが異なるため、互いに異なる比を設定し、それぞれのコンパレートレベル差から、最適なブーストレベルを求め、信号生成部３０に設定する。 - 特許庁

The logic circuit section (a scanning line driving circuit 102 and a data line driving circuit 103) is connected to circling lines 106 and 107, and the circling lines 106 and 107 are connected to an outside power source by way of a first plus side terminal VLOG and a first minus side terminal GNDL.例文帳に追加

ロジック回路部（走査線駆動回路１０１およびデータ線駆動部２０２）は、引き回し配線１０６，１０７に接続されており、この引き回し配線１０６，１０７は、第１プラス側端子ＶＬＯＧ，第１マイナス側端子ＧＮＤＬを介して、外部の電源に接続されている。 - 特許庁

After the completion of the logic simulation, a power source current measuring timing extraction section 30 extracts, as the power source current measuring timing, the completion time of a period at which the number of nodes is large and Hamming distance of the mega cell internal state, of the periods lying in the standby state.例文帳に追加

論理シミュレーション終了後、この記憶データに基づき電源電流測定時期抽出部３０が、スタンバイ状態のピリオドのうち変化ノード数が多くてメガセル内部状態のハミング距離が大きいピリオドの終了時点を電源電流測定時期として抽出する。 - 特許庁

A storage section traverser includes the second search algorithm selected from a search algorithm library, and the second search algorithm includes: a selection policy as the first data member; valid itineraries of a stored list as the second data member; and a logic traversing the second data member based on the first data member.例文帳に追加

記憶部トラバーサは、サーチアルゴリズムライブラリから選択される第２のサーチアルゴリズムを含み、第２のサーチアルゴリズムは、第１のデータメンバーとしての選択ポリシーと、第２のデータメンバーとしての記憶された有効な予定表のリストと、第１のデータメンバーにもとづいて第２のデータメンバーを横断するロジックと、を含む。 - 特許庁

On the other hand, since a signal (dynamic signal) involving a time variation steadily is inputted as an input signal V_in, the capacitor C repeats charge/discharge and the CMOS logic circuit section 10 operates conventionally through increase/decrease in quantity of charges C_str stored in the capacitor C.例文帳に追加

一方で、入力信号Ｖ_inとして定常的に時間的変動を伴う信号（ダイナミックな信号）が入力されるため、コンデンサＣは放充電を繰り返すこととなり、当該コンデンサＣに蓄積される電荷量Ｃ_strの増減により、ＣＭＯＳ論理回路部１０が従来と同様に動作する。 - 特許庁

Since the switch machine and a signal are controlled collectively by receiving control information from a linkage logic section 7, a plurality of composite direct current terminal devices 1 are allocated respectively for controlling the switch machine and the signal in startup when the plurality of the terminal devices 1 are set.例文帳に追加

連動論理部７からの制御情報を受信して転てつ機と信号機などを一括して制御するため、複数の複合直流端末装置１を設ける場合は、立上げ時に複数の複合直流端末装置１を転てつ機と信号機などの制御用にそれぞれ割付を行う。 - 特許庁

It is determined whether the estimate value of a heating medium supply temperature calculated by a heating medium supply temperature estimating logic 70a is deviated from a control section and the raw material supply temperature target value set to a temperature controller 32 is altered in deviated timing.例文帳に追加

熱媒体供給温度予測ロジック７０ａにより算出された熱媒体供給温度の予測値がいずれかの管理区間を逸脱するか否かを判断し、逸脱したタイミングで、温度コントローラ３２に対して設定する原料供給温度目標値を変更する。 - 特許庁

The logic circuit section 35 controls data Data 1-3 with a clock signal selected from input and delayed clock signals CLK1-3 to generate new data d1-d5, outputs them as polyphase data and outputs the clock signals CLK1-3 as polyphase clock signals.例文帳に追加

論理回路部３５は、データData１〜３それぞれを、入力クロック信号、遅延入力クロック信号CLK1〜３から選ばれたクロック信号で制御して、新たなデータｄ１〜ｄ５を生成し、これを多相データとして出力し、かつ、クロック信号CLK1〜３それぞれを多相クロック信号として出力する。 - 特許庁

The parallel data control section 2 outputs the parallel data without any modification when the number of "L" bits is the number of "H" bits or below in the parallel data, and outputs the parallel data logic levels of the configuration bits of which are inverted when the number of "L" bits is more than the number of "H" bits.例文帳に追加

パラレルデータ制御部２は、パラレルデータの中で、“Ｌ”のビットの数が“Ｈ”のビットの数以下の場合にはパラレルデータをそのまま出力し、“Ｌ”のビットの数が“Ｈ”のビットの数より多い場合にはパラレルデータの各ビットの論理レベルを反転したパラレルデータを出力する。 - 特許庁

A voltage shortage of a battery is detected by a voltage detection circuit 10 and a hysteresis comparator circuit 11, and in this detection, a voltage shortage is notified by providing a programmable logic device 12 restraining operation signals of an opening section 7 and forcefully operating a relay circuit 13 of a mechanical brake.例文帳に追加

電圧検出回路１０及びヒステリシスコンパレータ回路１１によりバッテリの電圧不足を検出し、この検出では操作部７による操作信号を抑止し、かつ機械ブレーキのリレー回路１３を強制動作させるプログラマブル・ロジック・デバイス１２を設けることでバッテリ電圧不足を知らせる。 - 特許庁

An edge node 2 is configured to include a service information processing section that transfers the control information of the service network transmitted from the service network 7 through a logic tunnel 5a for control information transfer of the service network set to a control information link 5 to the service network 8.例文帳に追加

エッジノード２は、サービスネットワーク７から送信されたサービスネットワークの制御情報を、制御情報リンク５に設定されたサービスネットワークの制御情報転送用の論理トンネル５ａを通して、サービスネットワーク８へ向けて転送するサービス情報処理部を備える構成とした。 - 特許庁

The clear control signal generating circuit 150k comprises a count section 160k and a second logic circuit 170 and outputs a clear control signal 106 at a clock cycle at which the count of the counter circuit 100 reaches a prescribed second count by receiving an output signal 105 of the latch means 140 and a clock signal 101.例文帳に追加

クリア制御信号生成回路１５０ｋは、計数部１６０ｋ及び第２論理回路１７０で構成され、ラッチ手段１４０の出力信号１０５と、クロック信号１０１を入力信号とし、カウンタ回路１００のカウント値が所定の第２カウント値になるクロックサイクルで、クリア制御信号１０６を出力する。 - 特許庁

Further, since conventionally the connection test has been conducted between the logic section and the line address, the column address in the whole LSI operation test resulted in low defect detection rate; however it can be conducted in a scan test and a test pattern which has a high detection rate of the circuit defects can be created automatically.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

To provide an orthogonal frequency division multiplex modulation circuit that suppresses production of harmonies by using interpolators 5, 6 whose interpolation degree is 2 and connected in cascade as interpolation means and including infinite impulse response digital full band pass filters 5_1, 5_3, 6_1 and 6_3 so as to prevent a circuit scale of a logic circuit section from being increased.例文帳に追加

補間手段として縦続接続した補間次数２の補間器５、６を用い、補間器５、６に無限インパルス応答デジタル全域通過型フィルタ５_1 、５_3 、６_1 、６_3 を含めて高調波の発生を抑圧し、ロジック回路部の回路規模の増大を防ぐ直交周波数分割多重変調回路を提供する。 - 特許庁

The temperature sensor is provided with: a plurality of serially-connected constant delay cells for receiving and delaying temperature detection signals; a variable delay cell for receiving the delaying and delaying the temperature detection signals; and a section determination logic part for latching output of the constant delay cells in response to output of the variable delay cell and generating temperature codes.例文帳に追加

温度検出信号を受けて遅延させる複数個の直列連結された一定遅延セルと、温度検出信号を受けて遅延させる可変遅延セルと、可変遅延セルの出力に応答して一定遅延セルの出力をラッチし、温度コードを発生する区間判別ロジック部と、を備える温度センサである。 - 特許庁

Further, conventionally, as a connection test of a row address and a column address between a logic section and a memory is performed by an actual operation test of a whole LSI, a fault detecting rate of a circuit is low, but this test can be performed by a scan-test, and a test pattern having a high fault detecting rate of a circuit can be automatically made.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

When the input signal IN is transferred from the Lo level to the Hi level, the transistor MP3 is turned ON until the input signal IN exceeds the logic threshold value, and a High-level input voltage ViH is increased by the current section of the transistor MP4 in the High-level input voltage ViH.例文帳に追加

入力信号ＩＮがＬｏレベルからＨｉレベルに遷移した際には、トランジスタＭＰ３は入力信号ＩＮが論理しきい値をこえるまではＯＮとなり、Ｈｉｇｈレベル入力電圧ＶｉＨは、トランジスタＭＰ４の電流分だけＨｉｇｈレベル入力電圧ＶｉＨが上がることになる。 - 特許庁

The transcriptText Static Text appears with both a blue dashed border and a red dashed border, indicating that the component re-renders whenever the client receives an Ajax response associated with the commentTx or pollTx Ajax Transactions.In the Adding JavaScript section below, you will add the JavaScript logic that polls the server by firing the pollTx Ajax Transaction. 例文帳に追加

transcriptText 静的テキストは、青い破線と赤い破線の両方で囲まれて表示され、クライアントが commentTx または pollTx Ajax トランザクションと関連付けられた Ajax 応答を受信すると、常にコンポーネントでの再描画が行われることを示します。 次の「JavaScript の追加」節では、pollTx Ajax トランザクションを開始することによってサーバーをポーリングする JavaScript ロジックを追加します。 - NetBeans

Survival section information acquired by the motion composition is used for processing in a logic composition stage, an arrangement wiring stage, a debugging stage or a write stage to a reconfigured device, and sharing a storage element assigned to a variable listed in the motion level description and optimization such as making a data path the shortest are performed.例文帳に追加

動作合成によって得られた生存区間情報を、論理合成段階、配置配線段階、デバッグ段階または再構成デバイスへの書き込み段階の処理に用い、動作レベル記述に記載されている変数に割り当てる記憶素子の共有化、データパスを最短にする等の最適化を行う。 - 特許庁

In the semiconductor device, by setting of an inverting means implementing logical inverting of the standby level of a logical circuit according to input signal, using test mode signal the signal level supplied to a peripheral circuit can be altered between "L" and "H" without change of logic level output from a producing section of the standby signal.例文帳に追加

半導体装置では、論理回路のスタンバイレベルを入力信号に応じて論理反転させる反転手段を設る事により、スタンバイ信号の生成部が出力する論理レベルを変化させることなく、テストモード信号を用いて周辺回路に供給される信号レベルを“Ｌ”と“Ｈ”との間で変更することができる。 - 特許庁

As information for changing a queue control logic at the time of withdrawing queue data, the band information of a low-order layer in a bottleneck section is not used but reception quality information for the service allocated to a priority object class gathered in an end system for terminating the service is used.例文帳に追加

キューデータ引き出し時のキュー制御ロジックを変更するための情報として、ボトルネック区間における低位レイヤの帯域情報を使用するのではなくて、サービスを終端するエンドシステムで収集される優先対象クラスに割り当てられているサービスについての受信品質情報を使用するという構成を採る。 - 特許庁

To provide a JTAG test system which enables even a test data collection section such as a logic analyzer whose trace quantity is not so much to collect sufficient data, by converting serial data into parallel data, and is capable of shortening a final analysis time sharply, by performing a part of analysis of trace data in real time during the data collection.例文帳に追加

シリアルデータをパラレルデータに変換することによりトレース量がそれほど多くないロジックアナライザなどのテストデータ収集部でも十分なデータを収集できるようにするとともに、トレースデータの解析の一部をデータ収集中にリアルタイムで行うことにより、最終的な解析時間を大幅に短縮できるＪＴＡＧテストシステムを提供すること。 - 特許庁

A software part storing section 110 stores plural software parts 30, each of which includes a set of a GUI part 10 that displays a piece of predetermined display information on a display device and a logic flow 20 prescribing execution order of a series of programs which is executed when a piece of display information for displaying the GUI part 10 is operated.例文帳に追加

ソフトウェア部品記憶部１１０は、表示装置に所定の表示情報を表示するＧＵＩ部品１０と、ＧＵＩ部品１０が表示する表示情報が操作された場合に動作する一連のプログラムの実行順序が規定されたロジックフロー２０との組を１つのソフトウェア部品３０として、複数のソフトウェア部品３０を記憶する。 - 特許庁

The application server, which houses the terminal of a sender that first performs a logical/physical conversion from a logic number to a physical number, checks the header information section for storing the history of conversions of numbers contained in SIP messages obtained from a sending user's network and, if a tag indicating the number conversion is attached, deletes the tag.例文帳に追加

本発明は、論理番号から物理番号への論理／物理変換を最初に行う発信者の端末を収容しているアプリケーションサーバが、論理／物理変換を行う前に、発ユーザのネットワークから取得したSIPメッセージ中の番号変換の履歴を記録するヘッダ情報部分をチェックし、番号変換を示すタグが付与されている場合には、該タグを削除する。 - 特許庁

A device for verifying processing logic of station service equipment comprises a plurality of determination modules 21-1 to 21-n that are matched at interstation fares using matched fare determination data 10 and extract all adjustment origin station candidates on a season ticket section read from a composite ticket, and a matching means 22 for matching the adjustment origin station candidates extracted by the determination modules.例文帳に追加

突合済みの運賃判定データ（１０）を使用した場合の２駅間運賃が突合済みであり、複合券から読み込んだ定期に対する精算起点駅候補を全て抽出する複数の判定モジュール（２１−１、２１−２、……２１−ｎ）と、各判定モジュールが抽出した精算起点駅候補を突合する突合手段（２２）とを備えたものである。 - 特許庁

The inspecting section 30A contains a combination circuit 32 having a plurality of logic circuits connected in series, a D flip-flop 31 for latching input inspection data Dtin with an inspection clock signal Ckt, and a D flip-flop 33 for latching an output signal 32a from the combination circuit 32 with the inspection clock signal Ckt to generate an output inspection data Dtout.例文帳に追加

検査部３０Ａは、複数の論理回路を直列に接続した組み合わせ回路３２と、入力検査データＤtinを検査クロック信号ＣＫｔによってラッチするＤフリップフロップ３１と、組み合わせ回路３２の出力信号３２ａを検査クロック信号ＣＫｔでラッチして出力検査データＤtoutを生成するＤフリップフロップ３３とを備える。 - 特許庁

The latency control signal generating circuit 45 responds to a second clock leading by a prescribed phase difference for the system clock, samples the delayed information signal during a first logic state section, delays a sampled signal, and generates a latency control signal deciding the generation point of output data.例文帳に追加

レイテンシ制御信号発生回路４５は、前記システムクロックに対して所定の位相差だけ先んじる第２クロックに応答し、前記遅延された読出し情報信号を前記第２クロックの第１論理状態区間中にサンプリングし、サンプリングされた信号を遅延させて出力データの発生時点を決定するレイテンシ制御信号を生じる。 - 特許庁

The reconfigurable arithmetic operation circuit is equipped with a reconfigurable logic circuit 1 including a plurality of PEs 11, a reconfiguration data memory 2, a clock generating section 3, a scheduler 4, and a reconfigurable order circuit 5, wherein the reconfigurable order circuit 5 includes an order circuit 52 and a reconfiguration data memory 51 for the order circuit, and each of the PEs 11 includes a combination circuit 111 and a register 112.例文帳に追加

再構成可能な演算処理回路において、複数のＰＥ１１を備える再構成可能論理回路１と、再構成データメモリ２と、クロック生成部３と、スケジューラ４と、再構成可能順序回路５とを備え、再構成可能順序回路５が順序回路５２と順序回路用再構成データメモリ５１を備え、ＰＥ１１が組合せ回路１１１とレジスタ１１２とを備える。 - 特許庁

To generate a phase signal excluded through hardware so that the phase to be paired of a stepping motor will not driven simultaneously by mistake in firmware, for limiting the phase to be controlled simultaneously, or for limiting the current flowing to each phase, by restricting the side of a control section, having a write register with the content of serial data instead of exclusive logic, when setting serial data with the firmware.例文帳に追加

シリアルデータをファームウェアにて設定する際に、書込みレジスタのある制御部側に排他論理に代わりシリアルデータの内容で制約を入れることで、ファーム制御において誤ってステップモータの対となる相を同時に駆動しないようにハードウェアにて排他した相信号を発生し同時に制御される相を制限する、もしくは、各相へ流れる電流を制限できるようにする。 - 特許庁

At the multiplex for converting bundling digital data received from a plurality of subscriber transmission lines 18 to produce multiplex data which can be transmitted to one office transmission line 20, the multiplex conversion circuit 10 in a multiplex/demultiplex converter writes the received data in time series using a DPRAM 14 and the logic circuit in an address converting section 122 generates address control information for reading out that data while rearranging.例文帳に追加

多重分離変換装置の多重変換回路１０では、複数の加入者伝送路１８から受信したデジタルデータを束ねて、１本の局内伝送路２０へ送信可能な多重データとする多重変換処理を行うに際し、ＤＰＲＡＭ１４を用いて受信データを時系列に書き込み、そのデータを並べ換えて読み出しを行うアドレス制御のための情報をアドレス変換部１２２の論理回路でその都度生成するようにする。 - 特許庁