| 意味 | 例文 (8件) |
lateral p-n junctionの部分一致の例文一覧と使い方
該当件数 : 8件
NITRIDE SEMICONDUCTOR LASER HAVING LATERAL P-N JUNCTION FORMED BY SINGLE ELOG GROWTH例文帳に追加
単一のＥＬＯＧ成長により形成される横方向のｐ−ｎ接合を有する窒化物半導体レーザ - 特許庁
In the lateral junction type field effect transistor, an n-type epitaxial layer 4 and a gate region 5 are formed successively on a p^--epitaxial layer 3.例文帳に追加
ｐ^-エピタキシャル層３上に、ｎ型エピタキシャル層４とゲート領域５とが順に形成されている。 - 特許庁
The lateral p-n junction is formed between this quantum well and an outer shell section formed around the vertical cavity.例文帳に追加
この量子井戸と、垂直キャビティの周りに形成された外殻部との間に、横方向ｐ／ｎ接合が形成される。 - 特許庁
Photons are generated in the multiple gain region by applying forward bias to the lateral p-n junction.例文帳に追加
この横方向ｐ／ｎ接合に順方向バイアスをかけることによって、多重利得領域で光子の発生が起こる。 - 特許庁
The light-receiving element is a lateral junction type photodiode, and an n-layer or a p-layer included in the light-receiving element is formed while overlapping with the first transistor.例文帳に追加
また、受光素子は横型接合タイプのフォトダイオードであり、受光素子が有するｎ層又はｐ層と、第１のトランジスタとが重なって形成されている。 - 特許庁
A source region 4, a drain region 5, and a p well region 3 are formed in an n well region 2 of a lateral MOSFET, an anode electrode 15 is provided in the n well region 2 to form a Schottky junction 16.例文帳に追加
横型ＭＯＳＦＥＴのソース領域４、ドレイン領域５、ｐウェル領域３が形成されるｎウェル領域２にアノード電極１５を設けてショットキー接合１６を形成する。 - 特許庁
A control electrode 12d is an electrode for applying to the p^--epitaxial layer 3 such a voltage that the p^--epitaxial layer 3 and the n-type epitaxial layer 4 are brought into a mutually inverse bias in the case of the OFF-operation of the lateral junction type field effect transistor.例文帳に追加
制御電極１２ｄは、オフ動作時においてｐ^-エピタキシャル層３とｎ型エピタキシャル層４とが逆バイアス状態となるような電圧をｐ^-エピタキシャル層３に印加するためのものである。 - 特許庁
An emitter side field plate 15 is embedded into the insulating film 17 to shield a lateral electric field generated in the emitter side of the insulating film 17, thereby releasing an electric field to be generated in a pn junction between an n^- drift region 3a and a p base region 4a.例文帳に追加
トレンチ埋め込み絶縁膜１７内に、エミッタ側フィールドプレート１５を埋め込み、トレンチ埋め込み絶縁膜１７のエミッタ側に生じる横電界を遮蔽することによって、ｎ^-ドリフト領域３ａとｐベース領域４ａとのＰＮ接合で発生する電界を緩和する。 - 特許庁
| 意味 | 例文 (8件) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|