SFFとは 意味・読み方・使い方

The adjusting circuits 6 and 7 level-adjusts the inter-field interpolation signal Sfi and the inter-field interpolation signal Sff by the amplification ratio K and K-1, and the level-adjusted signals SFI and SFF are added by an arithmetic unit 8 so that an interpolation scanning signal Sc can be generated.例文帳に追加

調整回路６，７は、フィールド内補間信号Ｓ_fiとフィールド間補間信号Ｓ_ffを増幅率Ｋ，１−Ｋでレベル調整し、レベル調整した信号Ｓ_FIとＳ_FFを演算器８に加算させることで補間走査信号Ｓcを生成させる。 - 特許庁

When a reset trigger signal is input in a constant generator 21, a preset constant is output as an FF (feedforward) signal Sff.例文帳に追加

定数発生器２１に、リセットトリガー信号が入力されると、予め設定された定数をＦＦ信号Ｓｆｆとして出力する。 - 特許庁

When the scan-inserted circuits SCB and SCC are set to be in a scan mode, a scan flip-flop circuit SFF is stored with the output data Y1 and Y2 in synchronization with the clock signal.例文帳に追加

スキャン挿入済回路ＳＣＢ，ＳＣＣがスキャンモードに設定されると、スキャンフリップフロップ回路ＳＦＦは、クロック信号に同期して、出力データＹ１，Ｙ２を格納する。 - 特許庁

An SR flip-flop SFF 11 provides an output of '1' when an output (i) of the AND circuit 9 is '1' and an output of '0' when an output (j) of the NOR, circuit 10 is '1'.例文帳に追加

ＳＲＦＦ１１は、ＡＮＤ回路９の出力ｉが１のとき１を出力し、ＮＯＲ回路１０の出力ｊが１のとき０を出力する。 - 特許庁

A multiphase clock supplying circuit 50 is installed, which generates a scan clock signal SCK (k) of (n+1) arising from the clock signal SCLK for test indicating implementation of scan path test, with no overlap mutually and in sequence, to supply the generated scan clock signal SCK (k) to scan flip-flop SFF of (n-1) and one scan flip-flop SFF*.例文帳に追加

スキャンパステストの実行を示すテスト用クロック信号ＳＣＬＫから互いに重複せず順に立ち上がる（ｎ＋１）個のスキャンクロック信号ＳＣＫ（ｋ）を生成する多相クロック供給回路５０を設け、生成したスキャンクロック信号ＳＣＫ（ｋ）を（ｎ−１）個のスキャンフリップフロップＳＦＦと１個のスキャンフリップフロップＳＦＦ＊とに供給する。 - 特許庁

The input side of combinational circuits 11 and 12 is provided with flip flop (SFF) 21 and 23 for scan diagnosis for diagnosing the operation of each combinational circuit 11 and 12 by performing timing adjustment for a normal operation, and forming a scan path for device diagnosis, and when there is signal wiring 13 having an inter-layer connection part, the input side of signal wiring 13 is also provided with an SFF 22.例文帳に追加

組み合わせ回路１１，１２の入力側に、通常動作時にはタイミング調整を行い、デバイス診断時にはスキャンパスを形成して各組み合わせ回路１１，１２の動作を診断するためのスキャン診断用フリップフロップ（ＳＦＦ）２１，２３を設けると共に、層間接続部を有する信号配線１３があれば、この信号配線１３の入力側にもＳＦＦ２２を設ける。 - 特許庁

Before access to a memory section 1 is started, defect specifying data for specifying a storage area having the defect in the memory section 1 are transferred to a scan flip-flop SFF 2 from a fuse circuit 10.例文帳に追加

メモリ部１へのアクセスを開始する前に、メモリ部１内の欠陥を持つ記憶領域を特定するための欠陥特定用データがヒューズ回路１０からスキャンフリップフロップＳＦＦ２に転送される。 - 特許庁

Also, the SDRAM is provided with a SFF 32 latching an output signal DQM 1 of the input buffer 31 by an internal clock signal CLK 1 from the clock buffer 21, the input buffer 33 inputs a synchronous mask control signal DQMS from the SFF 32, a bank active recognizing signal BACT and a write-in state recognizing signal WENZ, and is activated/inactivated by the synchronous mask control signal DQMS.例文帳に追加

入力バッファ３１の出力信号ＤＱＭ１をクロックバッファ２１からの内部クロック信号ＣＬＫ１にてラッチするＳＦＦ３２を備え、入力バッファ３３は、ＳＦＦ３２からの同期マスク制御信号ＤＱＭＳと、バンクアクティブ認識信号ＢＡＣＴと書き込み状態認識信号ＷＥＮＺを入力し、アクティブ状態において同期マスク制御信号ＤＱＭＳにによって活性化／非活性化する。 - 特許庁