Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
「SFF」に関連した英語例文の一覧と使い方 - Weblio英語例文検索
[go: Go Back, main page]

1153万例文収録!

「SFF」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

SFFを含む例文一覧と使い方

該当件数 : 19



例文

To efficiently perform functional safety evaluation with SFF incorporated on hardware in a safety-related system.例文帳に追加

安全関連システムのハードウェアについて、SFFを取り入れた機能安全評価を効率良く実施すること。 - 特許庁

The FF signal Sff is input in an arithmetic section 22.例文帳に追加

FF信号Sffは、演算部22に入力される。 - 特許庁

When the scan clock signal SCK (k) is supplied, the scan clock signal SCK (k) is supplied sequentially from the scan flip-flop SFF*, and thus the scan flip-flop SFF and SFF* can be properly acted as an n-bit shift register implementing sequentially the shift action from the scan flip-flop SFF*.例文帳に追加

スキャンクロック信号SCK(k)を供給する際にスキャンフリップフロップSFF*から順にスキャンクロック信号SCK(k)を供給して、スキャンフリップフロップSFFSFF*をスキャンフリップフロップSFF*から順にシフト動作するnビットのシフトレジスタとして機能させる。 - 特許庁

To provide a solid freeform fabrication(SFF) system for forming a three-dimensional articles.例文帳に追加

三次元物体を作成する固体自由成形(SFF)システムを提供する。 - 特許庁

例文

A vane basic manipulated value SFF is compensated in accordance with a vane compensating coefficient Kegr which can be obtained from an EGR value Gr, and the vane opening is adjusted for restriction in accordance with thus compensated vane basic manipulated value SFF.例文帳に追加

EGR量Grから求められたベーン補正係数Kegrに基づいてベーン基本操作量SFFを補正し、補正後のベーン基本操作量SFFに従ってベーン開度を絞り側に調整する。 - 特許庁


例文

The video signal Sp is delayed by a field delay circuit 3 so that an inter-field interpolation signal Sff can be generated.例文帳に追加

映像信号Spをフィールド遅延回路3で遅延させてフィールド間補間信号S_ffを生成する。 - 特許庁

A packetizing section 209 packetizes a payload supplied from the fragmentation processing section 208 using header information supplied from respective sections and appropriately sets values of flag information such as SFF or M contained in the common header of the generated packets.例文帳に追加

パケット化部209は、各部より供給されるヘッダ情報を用いてフラグメント処理部208より供給されるペイロードをパケット化し、生成した各パケットの共通ヘッダに含まれるSFFやM等のフラグ情報の値を適宜設定する。 - 特許庁

The adjusting circuits 6 and 7 level-adjusts the inter-field interpolation signal Sfi and the inter-field interpolation signal Sff by the amplification ratio K and K-1, and the level-adjusted signals SFI and SFF are added by an arithmetic unit 8 so that an interpolation scanning signal Sc can be generated.例文帳に追加

調整回路6,7は、フィールド内補間信号S_fiとフィールド間補間信号S_ffを増幅率K,1−Kでレベル調整し、レベル調整した信号S_FIとS_FFを演算器8に加算させることで補間走査信号Scを生成させる。 - 特許庁

When a reset trigger signal is input in a constant generator 21, a preset constant is output as an FF (feedforward) signal Sff.例文帳に追加

定数発生器21に、リセットトリガー信号が入力されると、予め設定された定数をFF信号Sffとして出力する。 - 特許庁

例文

When the scan-inserted circuits SCB and SCC are set to be in a scan mode, a scan flip-flop circuit SFF is stored with the output data Y1 and Y2 in synchronization with the clock signal.例文帳に追加

スキャン挿入済回路SCB,SCCがスキャンモードに設定されると、スキャンフリップフロップ回路SFFは、クロック信号に同期して、出力データY1,Y2を格納する。 - 特許庁

例文

An SR flip-flop SFF 11 provides an output of '1' when an output (i) of the AND circuit 9 is '1' and an output of '0' when an output (j) of the NOR, circuit 10 is '1'.例文帳に追加

SRFF11は、AND回路9の出力iが1のとき1を出力し、NOR回路10の出力jが1のとき0を出力する。 - 特許庁

A multiphase clock supplying circuit 50 is installed, which generates a scan clock signal SCK (k) of (n+1) arising from the clock signal SCLK for test indicating implementation of scan path test, with no overlap mutually and in sequence, to supply the generated scan clock signal SCK (k) to scan flip-flop SFF of (n-1) and one scan flip-flop SFF*.例文帳に追加

スキャンパステストの実行を示すテスト用クロック信号SCLKから互いに重複せず順に立ち上がる(n+1)個のスキャンクロック信号SCK(k)を生成する多相クロック供給回路50を設け、生成したスキャンクロック信号SCK(k)を(n−1)個のスキャンフリップフロップSFFと1個のスキャンフリップフロップSFF*とに供給する。 - 特許庁

The input side of combinational circuits 11 and 12 is provided with flip flop (SFF) 21 and 23 for scan diagnosis for diagnosing the operation of each combinational circuit 11 and 12 by performing timing adjustment for a normal operation, and forming a scan path for device diagnosis, and when there is signal wiring 13 having an inter-layer connection part, the input side of signal wiring 13 is also provided with an SFF 22.例文帳に追加

組み合わせ回路11,12の入力側に、通常動作時にはタイミング調整を行い、デバイス診断時にはスキャンパスを形成して各組み合わせ回路11,12の動作を診断するためのスキャン診断用フリップフロップ(SFF)21,23を設けると共に、層間接続部を有する信号配線13があれば、この信号配線13の入力側にもSFF22を設ける。 - 特許庁

Before access to a memory section 1 is started, defect specifying data for specifying a storage area having the defect in the memory section 1 are transferred to a scan flip-flop SFF 2 from a fuse circuit 10.例文帳に追加

メモリ部1へのアクセスを開始する前に、メモリ部1内の欠陥を持つ記憶領域を特定するための欠陥特定用データがヒューズ回路10からスキャンフリップフロップSFF2に転送される。 - 特許庁

Also, the SDRAM is provided with a SFF 32 latching an output signal DQM 1 of the input buffer 31 by an internal clock signal CLK 1 from the clock buffer 21, the input buffer 33 inputs a synchronous mask control signal DQMS from the SFF 32, a bank active recognizing signal BACT and a write-in state recognizing signal WENZ, and is activated/inactivated by the synchronous mask control signal DQMS.例文帳に追加

入力バッファ31の出力信号DQM1をクロックバッファ21からの内部クロック信号CLK1にてラッチするSFF32を備え、入力バッファ33は、SFF32からの同期マスク制御信号DQMSと、バンクアクティブ認識信号BACTと書き込み状態認識信号WENZを入力し、アクティブ状態において同期マスク制御信号DQMSにによって活性化/非活性化する。 - 特許庁

When the functional pattern of the functional block FA comes to an end, the output data stored in the flip-flop circuit SFF are outputted in synchronization with a scan clock signal of low speed to compare the data with corresponding expectation values.例文帳に追加

機能ブロックFAのファンクションパターンが終了すると、スキャンフリップフロップ回路SFFに格納されている出力データを、低速のスキャンクロック信号に同期して出力し、各々を対応する期待値と比較する。 - 特許庁

When presence of defect in the write-in objective storage area is determined by a defect determination circuit 2 at the writing access to the memory section 1, the write data to the memory section 1 are written into the scan flip-flop SFF 5.例文帳に追加

メモリ部1への書き込みアクセスの際に、欠陥判定回路2において書き込み対象の記憶領域に欠陥があると判定されると、メモリ部1への書き込みデータはスキャンフリップフロップSFF5に書き込まれる。 - 特許庁

When presence of defect in the read objective storage area is determined by the defect discriminating circuit 2 at the reading access to the memory section 1, the data written into the scan flip-flop SFF 5 are outputted from a selection circuit 7 as the read data of the memory section 1.例文帳に追加

メモリ部1への読み出しアクセスの際に、欠陥判定回路2において読み出し対象の記憶領域に欠陥があると判定されると、選択回路7からは、スキャンフリップフロップSFF5に書き込まれたデータがメモリ部1の読み出しデータとして出力される。 - 特許庁

例文

As a hydrocarbon adsorbent, 12-membered ring and/or 10-membered ring of one-dimensional cage-type microporous zeolite, including IFR zeolite such as ITQ-4 or SSZ-42, SFE zeolite such as SSZ-48, SFF zeolite such as SSZ-44, and STF zeolite such as SSZ-35, is used.例文帳に追加

炭化水素吸着材として、例えばITQ−4やSSZ−42のようなIFR構造ゼオライト、SSZ−48のようなSFE構造ゼオライト、SSZ−44のようなSFF構造ゼオライト、SSZ−35のようなSTF構造ゼオライトといった12員環及び/又は10員環から構成されるケージ型の1次元細孔構造を有するゼオライトを使用する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS