TRs 2とは 意味・読み方・使い方

The oscillator is configured to comprise a 1st differential pair circuit 1 comprising N-MOS transistors(TRs) N1, N2, a 2nd differential pair circuit 2 comprising N-MOS TRs N3, N4, and a resonance circuit 3, where mutual conductance gm1 of the TRs N1, N2 is selected smaller than the mutual conductance gm2 of the TRs N3, N4.例文帳に追加

第１差動対回路１と第２差動対回路２、及び共振回路３からなり、第１差動対回路１を形成するＮ−ＭＯＳトランジスタＮ1，Ｎ2のコンダクタンスｇｍ１より、第２差動対回路２のコンダクタンスｇｍ２を大きくなるようにすることで、ＮチャンネルＭＯＳトランジスタＮ1〜Ｎ4によって発振器を構成するようにした。 - 特許庁

A current flowing through an NMOS 11 is the sum of drain currents of PMOS transistors(TRs) 22-0 to 22-2.例文帳に追加

ＮＭＯＳ１１に流れ込む電流は、ＰＭＯＳ２２−０〜２２−２のドレイン電流の合計になっている。 - 特許庁

Variable capacitors 5, 6 controlled by a signal from a control terminal are respectively connected to inputs of the TRs 2, 3.例文帳に追加

各トランジスタ２、３の入力には、それぞれ制御端子で制御される可変容量５、６が接続されている。 - 特許庁

An emitter follower circuit consists of the TR 1 and resistors 6, 7, bases of the TRs 2, 3 are respectively connected across the resistor 6 and a base-emitter capacitance of the TRs 2, 3 is used for a speedup capacitor to extend the frequency range.例文帳に追加

トランジスタ１と抵抗６、７でエミッタフォロワ回路を構成し、抵抗６の両端にトランジスタ２、３のベースをそれぞれ接続し、トランジスタ２、３のベース・エミッタ間容量をスピードアップコンデンサとして用い、帯域の伸長が可能となる。 - 特許庁

In a nonvolatile semiconductor storage device, memory cells composed of memory transistors Trm and select transistors Trs are arranged on a P-type well 2 in a matrix-like state.例文帳に追加

Ｐ型ウェル２の上に、メモリトランジスタＴrmとセレクトトランジスタＴrsとからなるメモリセルがマトリックス状に配置されている。 - 特許庁

A resonance circuit is formed by a reactance of the TRs 2, 3, the inductor L1, the capacitors C2, C3 and the variable capacitors 5, 6.例文帳に追加

トランジスタ２、３のリアクタンス、インダクタL1、容量C2、C3、および可変容量５、６により、共振回路が形成されている。 - 特許庁

Output level adjustment digital signals V0 to V2 decide a PMOS TR to be turned on among the PMOS TRs 22-0 to 22-2.例文帳に追加

ＰＭＯＳ２２−０〜２２−２は、出力レベル調整用デジタル信号Ｖ０〜Ｖ２に従ってオンするトランジスタが決定される。 - 特許庁

A correlation double sampling circuit 5 has a bias circuit 11, capacitors C2, C3, MOS transistors(TRs) 1, 2, a reference voltage source Vref, buffer circuits 12, 13, MOS TRs TR3, TR4, capacitors C4, C5 and a subtractor circuit 14.例文帳に追加

相関二重サンプリング回路５はバイアス回路１１と容量Ｃ２，Ｃ３とＭＯＳトランジスタＴＲ１，ＴＲ２と基準電位源Ｖｒｅｆとバッファ回路１２，１３とＭＯＳトランジスタＴＲ３，ＴＲ４と容量Ｃ４，Ｃ５と減算回路１４を有する。 - 特許庁