V2-7とは 意味・読み方・使い方

An addition circuit 7 outputs an addition signal Va obtained by adding the signals V1 and V2 in an analog way.例文帳に追加

加算回路７は、検波信号Ｖ１及びＶ２をアナログ的に加算した加算信号Ｖａを出力する。 - 特許庁

The ink jet recorder is arranged to satisfy a relation V3-V1<V2<V3, wherein the ejection force of a recording head 7 is repersented by V1, the atmospheric pressure is represented by V3, and the pressure being applied to ink by a damper 12 is represented by V2.例文帳に追加

記録ヘッド７の吐出力をＶ１、大気圧をＶ３としたとき、ダンパー１２によりインクにかかる圧力Ｖ２が、Ｖ３−Ｖ１＜Ｖ２＜Ｖ３を満たすように構成される。 - 特許庁

The load switching unit 20 switches the connections of the arm terminals 1 to 7 to the load terminals DU, U1, V1, W1, U2, V2 and W2 in response to the switching signal EXC.例文帳に追加

負荷切換ユニット２０は、切換信号ＥＸＣに応じて、アーム端子１〜７と負荷端子ＤＵ，Ｕ１，Ｖ１，Ｗ１，Ｕ２，Ｖ２，Ｗ２との接続を切換える。 - 特許庁

A controller 7 determines whether a product v1(v1-v2) of spring upper absolute velocity v1 and relative velocity between spring upper and spring lower v1-v2 is more than zero or not, that is, whether the product v1(v1-v2) is a positive value (and 0) or a negative value (first rule; drawing 6(a)).例文帳に追加

コントローラ７では、まず、ばね上絶対速度ｖ１とばね上ばね下間相対速度ｖ１−ｖ２の積ｖ１（ｖ１−ｖ２）が零以上であるか否か、つまり積ｖ１（ｖ１−ｖ２）が正の値（および０）であるか負の値であるかが判定される（第１則；図６（ａ））。 - 特許庁

A converter circuit 21 of a DC-DC converter 7 is equipped with a step-down circuit 23 for lowering high voltage V1 to low voltage V2 and a step-up circuit 24 for boosting low voltage V2 to high voltage V1.例文帳に追加

ＤＣ−ＤＣコンバータ回路７のコンバータ回路部２１は、高電圧Ｖ１を低電圧Ｖ２に降圧する降圧回路２３および低電圧Ｖ２を高電圧Ｖ１に昇圧する昇圧回路２４を備える。 - 特許庁

A transmission current control circuit 9 controls the amplification level of the current driver circuit 7 of the transmission circuit 5, based on the holding voltage V2.例文帳に追加

送信電流制御回路９は、保持電圧Ｖ２に基づいて送信回路５の電流ドライバ回路７の増幅度を制御する。 - 特許庁

Drive voltages V1 and V2 and drive currents I1 and I2 are detected by a voltage detecting means 6 and a current detecting means 7 based on the inspection signal.例文帳に追加

電圧検出手段６、電流検出手段７により、検査信号に基づき変化する駆動電圧Ｖ_1，Ｖ_2及び駆動電流Ｉ_1，Ｉ_2を検出する。 - 特許庁

The switch 5 is opened, a detection voltage V=V2-V1=-β(Vh+Vh') from canceling the input offset voltage is outputted from output terminals 6, 7.例文帳に追加

また、スイッチ５が開き、出力端子６・７から入力オフセット電圧が相殺された検出電圧Ｖ＝Ｖ２−Ｖ１＝−β（Ｖｈ＋Ｖｈ’）が出力される。 - 特許庁