WLBとは 意味・読み方・使い方

The mediation cell DC is provided adjacent to the SRAM cell MC1 and the SRAM cell MC2 and is connected with the word lines WLA, WLB.例文帳に追加

仲介セルＤＣは、ＳＲＡＭセルＭＣ１とＳＲＡＭセルＭＣ２とに隣接して設けられ、ワード線ＷＬＡ、ＷＬＢが接続されている。 - 特許庁

The control circuit 20 simultaneously applies program voltages to a plurality of selection memory cells sMC formed along one first word line WLB (first write operation).例文帳に追加

制御回路２０は、１本の第１ワード線ＷＬＢに沿って形成される複数の選択メモリセルｓＭＣに同時にプログラム電圧を印加する（第1書込み動作）。 - 特許庁

The transistors 2, 3 are connected between the other side electrodes of the resistor memory elements 1 and two source lines SL, respectively and gates of them are connected to the word lines WLA, WLB respectively.例文帳に追加

抵抗体記憶素子１の他方電極と２本のソース線ＳＬとの間にそれぞれトランジスタ２，３を接続し、それらのゲートをそれぞれワード線ＷＬＡ，ＷＬＢに接続する。 - 特許庁

Word lines (WLA, WLB) and bit lines (BLA, BLB) are arranged with arrangement directions replaced so that data array is orthogonally transformed to the access transistors (ATA, ATB).例文帳に追加

アクセストランジスタ（ＡＴＡ，ＡＴＢ）に対しては、データ配列を直交変換するように、ワード線（ＷＬＡ、ＷＬＢ）とビット線（ＢＬＡ、ＢＬＢ）とを配置方向を交換して配置する。 - 特許庁

In this nonvolatile semiconductor memory, memory cells MC including resistor memory elements 1 and transistors 2, 3 are arranged on each intersecting part of a plurality of word line couples WLA, WLB and a plurality of bit line couples BLA, BLB.例文帳に追加

この不揮発性半導体記憶装置では、複数のワード線対ＷＬＡ，ＷＬＢと複数のビット線対ＢＬＡ，ＢＬＢとの各交差部に、抵抗体記憶素子１とトランジスタ２，３を含むメモリセルＭＣを配置する。 - 特許庁

Accordingly, when the same row is accessed from both ports PA and PB, the voltage levels of the word lines WLA and WLB are set to power supply voltage VDD-Vtp to suppress the driving current amount of a memory cell, whereby a reduction in a current ratio of a transistor is prevented.例文帳に追加

これにより、両方のポートＰＡ，ＰＢが同時に同一行をアクセスした場合にはワード線ＷＬＡ，ＷＬＢの電圧レベルを電源電圧ＶＤＤ−Ｖｔｐとすることにより、メモリセルの駆動電流量を抑制することによりトランジスタの電流比が小さくなるのを防止することができる。 - 特許庁