C02とは 意味・読み方・使い方

When the standby mode signal RET is L (the standby mode), a clock signal C01 is maintained as H and a clock signal C02 is maintained as L irrespective of the HL of the clock signal CK.例文帳に追加

スタンバイモード信号ＲＥＴがＬである場合（待機モード）に、クロック信号ＣＫのＨＬに関わらず、クロック信号Ｃ０１がＨ、クロック信号Ｃ０２がＬに保たれる。 - 特許庁

A connection point between both capacitors C01, C02 is connected to the car body ground BGND, and the car body ground BGND is used as a reference potential of the grounding detecting device 20.例文帳に追加

両コンデンサＣ０１，Ｃ０２の接続点は車体グランドＢＧＮＤに接続されて、車体グランドＢＧＮＤが地絡検出装置２０の基準電位とされている。 - 特許庁

Sampling points (void circles drawn by broken lines) on virtual lines are formed by rearranging the sampling points C00, C01, C02, C03,... and C10, C11, C12, C13,... of chrominance signals corresponding to two adjacent lines in a frame or a field like shown arrows.例文帳に追加

フレーム内またはフィールド内で隣接する２ラインに対応する色信号のサンプル点Ｃ００，Ｃ０１，Ｃ０２，Ｃ０３等及びＣ１０，Ｃ１１，Ｃ１２，Ｃ１３等を、矢印で示すように並べ替えて仮想ラインのサンプル点（破線の白丸）とする。 - 特許庁

A series circuit 21 wherein two capacitors C01, C02 are connected in series and a circuit 22 wherein two capacitors C1, C2 are connected in series are connected between the AC output lines A, B.例文帳に追加

ＡＣ出力ラインＡ，Ｂ間には、２個のコンデンサＣ０１，Ｃ０２が直列に接続された直列回路２１と、２個のコンデンサＣ１，Ｃ２が直列に接続された回路２２とが接続されている。 - 特許庁

The second input terminal 108 is connected to a point between the first capacitor C01 and the second capacitor C02, and an input capacitor C1 is connected between the first terminal 106 and the second terminal 108.例文帳に追加

第二入力端子１０８は第一コンデンサーＣ０１及び第二コンデンサーＣ０２間の一点に接続され、入力コンデンサーＣ１は第一端子１０６及び第二端子１０８の間に接続される。 - 特許庁

An integrator 10 for inputting a current signal output from an anode terminal of a photodiode PD has a 2-input 2-output full differential amplifier A0, capacity elements C01, C02, switch elements S01, S02, S12, S12, and an additional capacity element Ca.例文帳に追加

フォトダイオードＰＤのアノード端子から出力される電流信号を入力する積分回路１０は、２入力２出力のフルディファレンシャルアンプＡ0 、容量素子Ｃ01，Ｃ02、スイッチ素子Ｓ01，Ｓ02，Ｓ11，Ｓ12、付加容量素子Ｃaを備える。 - 特許庁

Consequently, data are held by a loop formed by a transfer gate circuit TG4 in which the clock signal C01 is H, the clock signal C02 is L and which is on in the slave latch circuit 12 and active inverter circuits INV5, INV6.例文帳に追加

したがって、クロック信号Ｃ０１はＨ、クロック信号Ｃ０２はＬであって、スレーブラッチ回路１２においてオンであるトランスファゲート回路ＴＧ４、アクティブなインバータ回路ＩＮＶ５、ＩＮＶ６によって形成されるループでデータが保持される。 - 特許庁

This semiconductor memory is provided with a pair of complementary data bus DB, DB#, capacitive elements C01, C02 corresponding to even-numbered addresses, an equalizing circuit TE, an amplifier 10, capacitive elements C11, C12 corresponding to odd-numbered addresses, an equalizing circuit TO, and an amplifier 11.例文帳に追加

本発明による半導体記憶装置は、相補データバス対ＤＢ、ＤＢ♯、偶数アドレス対応の容量素子Ｃ０１，Ｃ０２、イコライズ回路ＴＥおよび増幅器１０、ならびに奇数アドレス対応の容量素子Ｃ１１，Ｃ１２、イコライズ回路ＴＯおよび増幅器１１を備える。 - 特許庁