DL11とは 意味・読み方・使い方

Immediately thereafter, the brightness data made to flow in the 2nd data line DL11 are written thereto.例文帳に追加

その直後、第２のデータ線ＤＬ１１に流れた輝度データが書き込まれる。 - 特許庁

Delay circuits DL11-DL16 delay the 'H→L edge' of an input signal, and non-inversion output it.例文帳に追加

遅延回路ＤＬ１１〜ＤＬ１６は、入力信号の“Ｈ→Ｌエッジ”を遅延させて非反転出力する。 - 特許庁

The N pieces of delay circuits DL11-DL13 are serially connected so that a first delay part for delaying the tail edge of an input pulse in a prescribed time, and for outputting it can be constituted.例文帳に追加

Ｎ個の遅延回路ＤＬ１１〜ＤＬ１３は、縦列接続されて、入力パルスの後縁を所定時間遅延して出力する第１の遅延部を構成する。 - 特許庁

A signal line DL11 transmitting a clock signal CLKA is arranged nearby the signal line DL1 on the side of the oscillation circuit 11 of the signal line DL1 only for a period L of predetermined length.例文帳に追加

信号線路ＤＬ１の発振回路１１側には、クロック信号ＣＬＫＡを伝送する信号線路ＤＬ１1が所定の長さの期間Ｌだけ信号線路ＤＬ１に近接配置される。 - 特許庁

When the brightness data are written, a 2nd selection line SL20 becomes high, and a 3rd transistor Tr20 is turned on, and an initializing data made to flow in a 2nd data line DL11 are written to a 4th transistor Tr.例文帳に追加

その輝度データの書込のときに、第２の選択線ＳＬ２０がハイになり、第３のトランジスタＴｒ２０がオンされ、第２のデータ線ＤＬ１１に流れた初期化用データが第４のトランジスタＴｒに書き込まれる。 - 特許庁

Delay times DL1 and DL2 of delay circuits 8 and 9 are so controlled that the sum of the delay time DL1 caused by the delay circuit 8 and the delay time DL11 caused by a clock tree 11 becomes equal to the sum of the delay time DL2 caused by the delay circuit 9 and the delay time DL12 caused by a clock tree 12.例文帳に追加

遅延回路８による遅延時間ＤＬ１とクロックツリー１１による遅延時間ＤＬ１１との和が、遅延回路９による遅延時間ＤＬ２とクロックツリー１２による遅延時間ＤＬ１２との和と等しくなるように、遅延回路８，９の遅延時間ＤＬ１，ＤＬ２が調整される。 - 特許庁