dl3とは 意味・読み方・使い方

The feedback line FL and the dummy lines DL0-DL3 are placed to an area among the inverting circuits IV0-IV4 and the buffer circuits BF0-BF4.例文帳に追加

帰還ラインＦＬ及びダミーラインＤＬ０〜３を反転回路ＩＶ０〜４とバッファ回路ＢＦ０〜４の間の領域に配置する。 - 特許庁

Dummy lines DL0-DL3 having the parasitic capacitance equal to that of the feedback line FL are connected to the inverting circuits IV0-IV3 to uniformize phase differences of clocks CK0-CK4.例文帳に追加

帰還ラインＦＬと同等の寄生容量を有するダミーラインＤＬ０〜３を反転回路ＩＶ０〜３に接続し、クロックＣＫ０〜４の位相差を均等にする。 - 特許庁

Respective demultiplexers MP1 to MPm have input terminals Ti1 to Ti3 formed respectively and connected to the 1st to 3rd signal supply lines DL1 to DL3 respectively.例文帳に追加

各デマルチプレクサＭＰ１〜ＭＰｍにはそれぞれ入力端子Ｔｉ１〜Ｔｉ３が形成されており、第１〜第３信号供給線ＤＬ１〜ＤＬ３に接続されている。 - 特許庁

Furthermore, the signal D1, an output signal Q1 of the F/F1 and an output signal Q2 of the F/F2 are respectively delayed by three delay circuits DL4, DL3, DL2.例文帳に追加

さらに、信号Ｄ１とＦ／Ｆ１の出力信号Ｑ１とＦ／Ｆ２の出力信号Ｑ２とを三個の遅延回路ＤＬ４、ＤＬ３、ＤＬ２によりそれぞれに遅延させる。 - 特許庁

The wiring lengths from the 1st to 3rd signal supply lines DL1 to DL3 to the farthest multiplexer are made shortest to suppress the degree of rounding of pulse waveforms of the select signals S1 to S3 small on the whole.例文帳に追加

そして、出力端子Ｔｏ１ａ〜Ｔｏ３ａから最も離れたデマルチプレクサまでの配線長を最も短くして、選択信号Ｓ１〜Ｓ３のパルス波形の鈍り度合いを全体として小さく抑える。 - 特許庁

If the opening and closing element SA is turned on, output from the first current transformer CT1 goes out, but the delay circuit DL holds the turned-on condition of the switching element Q1 for a certain period of time in cooperation with the timer circuit DL1 and a continuity holding circuit DL3.例文帳に追加

開閉素子ＳＡがオフされると、第１の変流器ＣＴ１の出力が無くなるが、遅延回路ＤＬはタイマ回路ＤＬ１と、導通保持回路ＤＬ３とでスイッチング素子Ｑ1 のオン状態を一定時間保持する。 - 特許庁

Output terminals To1a to To3a of a timing generating circuit 20 which generates select signals S1 to S3 are formed at the center position of a data line selecting circuit 40 respectively and select signals S1 to S3 corresponding to 1st to 3rd signal supply lines DL1 to DL3 are supplied from the output terminals To1a to To3a respectively.例文帳に追加

選択信号Ｓ１〜Ｓ３を生成するタイミング発生回路２０の出力端子Ｔｏ１ａ〜Ｔｏ３ａはデータ線選択回路４０の中央位置にそれぞれ形成され、その出力端子Ｔｏ１ａ〜Ｔｏ３ａから第１〜第３信号供給線ＤＬ１〜ＤＬ３に対応する選択信号Ｓ１〜Ｓ３がそれぞれ供給される。 - 特許庁