Delay linesとは 意味・読み方・使い方

To provide a semiconductor device capable of using information of a delay lock state by detecting the delay lock state of a delay locked loop having hierarchical delay lines.例文帳に追加

階層的遅延ラインを有するディレイロックループのディレイロック状態を検出し、ディレイロック状態の情報の使用が可能な半導体素子を提供する。 - 特許庁

To provide a semiconductor device capable of using information of a delay lock state by detecting the delay lock state of a delay locked loop having hierarchical delay lines.例文帳に追加

階層的遅延ラインを有するディレイロックループのディレイロック状態を検出し、ディレイロック状態の情報の使用が可能な半導体素子を提供する。 - 特許庁

The control count signals are provided with common count data set in common to the respective delay lines and auxiliary count data for independently setting the delay time of the respective delay lines.例文帳に追加

制御カウント信号は、各ディレイラインに対して共通に設定される共通カウントデータと、各ディレイラインの遅延時間を独立に設定するための補助カウントデータとを含む。 - 特許庁

When using the same delay lines, pairs of the optical couplers and the delay lines connected to one ends of the optical couplers are connected so that the delay lines and the optical couplers alternately continue and constitute an N number of paths.例文帳に追加

同一遅延線を用いる場合、光結合器と、その一方の入力端に接続された遅延線とからなる組が、遅延線および光結合器が交互に縦続してＮ個の経路を構成するよう接続される。 - 特許庁

A variable delay device 50, which is composed of a fixed delay line D_0, delay lines D_1, D_2, and D_3 for fine adjustment and a switch 51 is provide as a delay means of a distortion detecting loop.例文帳に追加

歪検出ループの遅延手段として、固定遅延線Ｄ_0 と微調整用の遅延線Ｄ_1 ，Ｄ_2 ，Ｄ_3 と切替器５１とからなる可変遅延器５０を設ける。 - 特許庁

When the group delay time of the group delay time controller 5 is controlled to time progress, delay time to be required for delay lines 4, 6 can be shortened.例文帳に追加

この群遅延時間調整器５の群遅延時間を時間進みに調整することで、遅延線路４，６に必要とされる遅延時間を短くすることができる。 - 特許庁

Two control transmission lines 31a and 31b are adjusted to a minimum delay and a maximum delay in all parallel transmission lines.例文帳に追加

並列伝送路全体における最小遅延量と最大遅延量とを持つように調整された２本の制御用伝送路３１ａ，３１ｂを設ける。 - 特許庁

To suppress reading access delay to occur by parasitic capacitance between bit lines.例文帳に追加

ビットライン間の寄生容量により生じる読み出しアクセス遅延を抑える。 - 特許庁