FET4とは 意味・読み方・使い方

The increase of the heat generation in a low voltage operation is suppressed using field effect transistors made of silicon carbide having small ON-state resistance even in low voltage as field effect transistors FET1 to FET4 to compose an H bridge circuit 20 for controlling the current to an electric motor 12.例文帳に追加

電動モータ１２への電流制御を行うためのＨブリッジ回路２０を構成する電界効果トランジスタＦＥＴ１〜ＦＥＴ４として、低電圧でもオン抵抗の小さい炭化珪素を素材とした電界効果トランジスタを用いて、低電圧動作時の発熱量の増加を抑制する。 - 特許庁

The charge-controlling IC7 is provided with a voltage detection circuit 12 that detects the battery voltage from the divided battery voltage, a charging-current detector 9 that detects the charging current detecting voltage from the divided battery voltage and the divided charging voltage, a charging output control unit 8 that drives the charge-controlling FET4, and the like.例文帳に追加

充電制御ＩＣ７には、分圧電池電圧から電池電圧を検出する電圧検出部１２、分圧電池電圧および分圧充電電圧から充電電流検出電圧を検出する充電電流検出部９、充電制御用ＦＥＴ４を駆動する充電出力制御部８等が設けられる。 - 特許庁

The sub CPU 11b detects whether or not the transistors FET1, ..., FET4 are in an abnormal state based on the detected duration of the period for performing the directional output inhibition and the motor current IM corresponding to the fact that the directional output inhibition process is performed when the motor current IM becomes excessive.例文帳に追加

サブＣＰＵ１１ｂは、モータ電流ＩＭが過電流となる場合に方向出力禁止処理が実行されることに対応して、方向出力禁止処理が実行される期間の継続時間の検出値とモータ電流ＩＭとに基づき、各トランジスタＦＥＴ１，…，ＦＥＴ４が異常状態であるか否かを検知する。 - 特許庁

A path for controlling the gate voltage of an FET is composed of one system by adopting negative feedback circuit configuration where the output of a buzzer 11 is controlled by controlling a drain current of an FET4 whose gate voltage is controlled by an operational amplifier 3 receiving the source output of the FET 4 as an inverted input, and the stability of the buzzer output is improved.例文帳に追加

ＦＥＴ４のドレイン電流を制御することでブザー11の出力を制御し、そのＦＥＴ４のソース出力を反転入力とするオペアンプ３でそのＦＥＴのゲート電圧を制御する負帰還回路構成とすることで、ブザー出力を制御するパスを１系統とし、かつブザー出力の安定性を向上させる。 - 特許庁

An output current from an FET1 is converted into voltage by a resistor R1 and the voltage is fed back to the gate terminals of the FET1 and an FET2 through a source follower circuit consisting of the level shift circuits of n cascade connection diodes D1 to Dn and an FET4 and an output current is extracted from the drain terminal of the FET2.例文帳に追加

ＦＥＴ１の出力電流を抵抗Ｒｌにより電圧変換し、その電圧をＦＥＴ３、ｎ個の縦続接続ダイオードＤ１〜Ｄｎのレベルシフト回路、およびＦＥＴ４からなるソースフォロア回路を介して、ＦＥＴ１およびＦＥＴ２のゲート端子にフィードバックし、ＦＥＴ２のドレイン端子から出力電流を取り出す。 - 特許庁

A sub CPU 11b transmits predetermined directional output inhibition signals INHR and INHL to an output inhibition circuit 20 when the duration in which the steering torque TRQ and the motor current IM belong to a predetermined directional output inhibition area reaches or exceeds a predetermined duration, all transistors FET1, ..., FET4 of a bridge circuit 15 are set in an OFF state, and inhibits the power supply to a motor 8.例文帳に追加

サブＣＰＵ１１ｂは、操舵トルクＴＲＱおよびモータ電流ＩＭが所定の方向出力禁止領域内に属する継続時間が所定継続時間以上となった場合に出力禁止回路２０に所定の各方向出力禁止信号ＩＮＨＲ，ＩＮＨＬを送出してブリッジ回路１５の全てのトランジスタＦＥＴ１，…，ＦＥＴ４をオフ状態に設定し、モータ８への電力供給を禁止する。 - 特許庁

A primary side controller 13 controls to turn ON-OFF each of the switching elements FET1-FET4 in a mode for inducing alternating power in the primary coil L1, and modulates the amplitude of the alternating power induced on the primary coil L1 by changing a resistance value as the full-bridge composite resonance circuit 10 including the resonance circuit 12 on the basis of information to be transmitted to the secondary coil L2.例文帳に追加

そして、１次側制御装置１３により、１次コイルＬ１に交番電力が誘起される態様でスイッチング素子ＦＥＴ１〜ＦＥＴ４の各々に対するオン／オフ制御を行うとともに、２次コイルＬ２に伝達すべき情報に基づいて共振回路１２を含むフルブリッジ複合共振回路１０としての抵抗値を変更することにより１次コイルＬ１に誘起される交番電力の振幅を変調する。 - 特許庁