nMOSFETsとは 意味・読み方・使い方

When n pieces of nMOSFETs are arranged between a p-well mounted with a lot of nMOSFETs and supply voltage, a voltage drop is caused in the n pieces of nMOSFETs, so that electric potential of the p-well gets lower by the voltage drop than the supply voltage.例文帳に追加

また、多数のｎＭＯＳＦＥＴが形成されているｐウェルと前期電源電圧の間にｎ個のｎＭＯＳＦＥＴを配置すると、ｎ個のｎＭＯＳＦＥＴに電圧降下が発生し、ｐウェルの電位が電源電圧より該電圧降下の分だけ低い電位となる。 - 特許庁

Drain electrodes 17a, 17b of high withstand voltage NMOSFETs 12a, 12b, which are level shift devices, are provided inside the high withstand voltage junction terminal structure 34, and a gate electrode and a source electrode of the NMOSFETs are provided outside the high withstand voltage junction terminal structure 34.例文帳に追加

レベルシフト素子である高耐圧ＮＭＯＳＦＥＴ１２ａ，１２ｂのドレイン電極１７ａ，１７ｂを高耐圧接合終端構造３４の内側に設けるとともに、そのゲート電極およびソース電極を高耐圧接合終端構造３４の外側に設ける。 - 特許庁

Accordingly, the NMOSFETs 49 and 50, having the threshold voltage same as that of the NMOSFET used on a logic circuit, can be used without the use of the material of low threshold voltage, the NMOSFETs 49 and 50 can be on/off operated surely in the narrow range of operation, and the scale and the function of a drive circuit can be suppressed low.例文帳に追加

こうすれば、ＮＭＯＳＦＥＴ４９，５０として、低いしきい値のものを用いずに、例えば、ロジック回路領域に用いたＮＭＯＳＦＥＴと同じしきい値のものを用いることができ、そのぶん狭い動作範囲で、ＮＭＯＳＦＥＴ４９，５０を確実にＯＮ／ＯＦＦさせることができ、そのぶん駆動回路の規模や能力を小さく抑えることができる。 - 特許庁

The unloaded 4T SRAM cell 20 comprises a pair of access transistors (N1 and N2) and a pair of pull-down transistors (N3 and N4), all of which are implemented as N-channel transistors (NFETs or NMOSFETs).例文帳に追加

無負荷４ＴＳＲＡＭセル２０は、一対のアクセス・トランジスタＮ１，Ｎ２および一対のプルダウン・トランジスタＮ３，Ｎ４を備え、そのすべてが、Ｎチャネル・トランジスタ（ＮＦＥＴまたはＮＭＯＳＦＥＴ）として実現される。 - 特許庁

NMOSFETs 49 and 50, which are used to connect a pair of complementary bit line 15 extending from a subarray 32 and a sense amplifier 24a, are arranged on the opposite side of a sub array 32, which is not from the input side of the sense amplifier 25Pa.例文帳に追加

サブアレイ３２から延びる一対の相補ビット線１５とセンスアンプ２５Ｐａとを接続するためのＮＭＯＳＦＥＴ４９，５０を、センスアンプ２５Ｐａの入力側よりもサブアレイ３２とは反対側に配置する。 - 特許庁

On a substrate area 1a of a semiconductor substrate 1, first and second nMOSFETs comprising a gate insulating film 7, a gate electrode 8, a side wall 13, a source/drain area 14, an LDD area 11, and a pocket area 9, are provided.例文帳に追加

半導体基板１の基板領域１ａの上には、ゲート絶縁膜７，ゲート電極８，サイドウォール１３，ソース・ドレイン領域１４，ＬＤＤ領域１１及びポケット領域９を有する第１，第２ｎＭＯＳＦＥＴが設けられている。 - 特許庁

Feeding power to the driver with the higher voltage allows the lateral semiconductor area of the charge pump circuit to be reduced, by using NMOSFETs for at least one switch, which is particularly useful for applications, such as DSPs and mixed signal or analog circuits.例文帳に追加

ドライバをこのより高い電圧で給電すると、少なくとも１つのスイッチに対してＮＭＯＳＦＥＴを使用し、電荷ポンプ回路の横方向半導体面積を減少出来、ＤＳＰ及び混合信号又はアナログ回路の様な応用に対して特に有用である。 - 特許庁