| 意味 | 例文 (46件) |
one-address instructionとは 意味・読み方・使い方
追加できません
(登録数上限)
コンピューター用語辞典での「one-address instruction」の意味 |
|
one-address instruction
アドレス部を一つ持つ命令形式のこと.このアドレスは,オペランドのアドレスや,演算結果の行き先,飛び越し命令の場合は次の命令のアドレスを示す.飛び越し命令以外の場合は,この命令の後にはその次のアドレスの命令が取り出され,実行される.
アドレス部が一つしかない命令.
<例>記憶場所Aの内容をロードする命令
- single-address instruction(単一アドレス命令)
- single-operand instruction(単一オペランド命令)
- single-address instruction,single-operand instruction
「one-address instruction」の部分一致の例文検索結果
該当件数 : 46件
an example of a one address instruction is add A発音を聞く 例文帳に追加
add A(アドレスAへ足し込め)は1アドレス命令の一つといえる - コンピューター用語辞典
When the condition is satisfied, one or more instructions are prefetched to an instruction cache 104 of the CPU 102 by use of the address of the target instruction as a starting address.例文帳に追加
条件が満たされたとき、ＣＰＵ１０２の命令キャッシュ１０４にターゲット命令のアドレスを開始アドレスとして１以上の命令をプリフェッチする。 - 特許庁
This address conversion circuit 100 performs address conversion from a logical address into a physical address only one time in response to one vector instruction to generate a physical base address, and subsequently, sequentially adds an inter-element distance to the physical base address to sequentially generate physical addresses.例文帳に追加
アドレス変換回路１００は、１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行い物理ベースアドレスを生成し、その後、前記物理ベースアドレスに要素間距離を順次加算し、物理アドレスを順次生成する。 - 特許庁
A target instruction for one block is started with a target address, and continued until count is achieved, and prefetched by the instruction cache of a processor.例文帳に追加
ブロック１つ分のターゲット命令は、ターゲットアドレスから始まりカウントが達成されるまで継続し、プロセッサの命令キャッシュにプリフェッチされる。 - 特許庁
In one embodiment, the invention provides an "exception" instruction that allows detailed reachable address information to be notified for an address that would otherwise be included in summary address information.例文帳に追加
一実施形態では、あるアドレスに関して、ほかの場合なら要約アドレス情報に含められるはずの詳細な到達可能アドレス情報が通知されることを可能にする「例外」命令を提供する。 - 特許庁
To reduce throughput within a processor in processing of a memory access instruction such as a vector load instruction which can access a plurality of element data stored at an address interval designated by instruction by one instruction by use of a compression memory access request.例文帳に追加
命令で指定したアドレス間隔で記憶された複数の要素データを１命令でアクセスできるベクトルロード命令のようなメモリアクセス命令を、圧縮メモリアクセスリクエストを用いて処理する場合のプロセッサ内での処理量を削減すること。 - 特許庁
To provide a SDRAM capable of shortening the waiting time by the time difference between the arrival time of an instruction and an address and the arrival time of a system clock and safely transmitting the instruction and the address to every SDRAM in one clock cycle time even if the frequency of the system clock is increased, and to provide an instruction and address input method therefor.例文帳に追加
命令及びアドレスの到着時間とシステムクロックの到着時間との時間差だけの待ち時間を短縮し、かつシステムクロックの周波数が増加しても１つのクロックサイクルタイム内に命令及びアドレスをあらゆるSDRAMに安全に伝達可能にするSDRAM並びにその命令及びアドレス入力方法を提供すること。 - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解! -
「one-address instruction」の部分一致の例文検索結果
該当件数 : 46件
A command generation part decomposes one vector transfer instruction into instructions different in address and sends them to an address generation part 3, and decides here whether some of the decomposed requests have access to the same memory address.例文帳に追加
コマンド生成部は１つのベクトル転送命令をアドレスの異なる複数の命令に分解してアドレス生成部３に送出するが、この際分解されたリクエスト同士で同一のメモリアドレスに対するアクセスが存在するか判別する。 - 特許庁
To provide a one-chip microcomputer capable of creating a test program without considering an address, where a STOP instruction is executed, and shortening a test period of time.例文帳に追加
ＳＴＯＰ命令を実行する番地を考慮せずにテストプログラムを作成でき、かつテスト時間を短縮できるワンチップマイクロコンピュータを得る。 - 特許庁
A compression propriety determination part 130 of an instruction issuing control unit 110 determines whether a memory access instruction which can access a plurality of element data stored at an address interval designated by instruction by one instruction accesses a plurality of element data within the bank width of a memory bank 210.例文帳に追加
命令発行制御部１１０の圧縮可否判定部１３０は、命令で指定したアドレス間隔で記憶された複数の要素データを１命令でアクセスできるメモリアクセス命令が、メモリバンク２１０のバンク幅内の複数の要素データをアクセスするか否かを判定する。 - 特許庁
To provide a control method and device capable of executing directly the instruction code accommodated in a branch destination address corresponding to one branch condition to meet the given condition among a plurality of branch conditions only by executing one branch instruction.例文帳に追加
１回の分岐命令を実行するだけで、複数の分岐条件の中から条件を満足する１個の分岐条件に対応する分岐先アドレスに格納された命令コードを直ちに実行することができるようにすること。 - 特許庁
For vertical synchronism setup in an image data storage unit (12a) including the line memories, a read address is initialized in accordance with a frame leading pixel instruction (VF) and a one-line read completion instruction from each line memory.例文帳に追加
このラインメモリを含む画像データ記憶部（１２ａ）における垂直同期確立は、フレーム先頭画素指示（ＶＦ）とラインメモリからの１ラインの読出完了指示とに従って読出アドレスの初期化を行なう。 - 特許庁
The server registers one of at least two or more electronic mail addresses as a primary electronic mail address according to a user's instruction received via the communication network, and automatically forwards all electronic mails having one of the registered two or more electronic mail addresses as an address to the primary electronic mail address.例文帳に追加
サーバーは、通信ネットワークを介して受信したユーザーの指示に従い、少なくとも２個の電子メールアドレスのうちの１個を主電子メールアドレスとして登録して、登録された２個以上の電子メールアドレスの一つをアドレスとして有する全ての電子メールを主電子メールアドレスへ自動的に転送する。 - 特許庁
The MAPRAM is configured by two-ports, and for one port, the instruction read by the register (IR0) is used as a mapping address, and for the other port, the operand of the register (IR1) is used as a mapping address.例文帳に追加
ＭＡＰＲＡＭを２ポート構成とし、一方のポートはレジスタ（ＩＲ０）にリードされたインストラクションをマッピングアドレスとし、他方のポートをレジスタ（ＩＲ１）のオペランドをマッピングアドレスとして切り替えることも含む。 - 特許庁
METHOD FOR ADDRESS MAPPING IN NETWORK SYSTEM AND COMPUTER-READABLE RECORDING MEDIUM STORING INSTRUCTION SEQUENCE FOR ONE OR A PLURALITY OF PROCESSORS例文帳に追加
ネットワークシステムにおいてアドレスをマッピングする方法および１つまたは複数のプロセッサに行わせる命令シーケンスを格納したコンピュータ読み取り可能な記録媒体 - 特許庁
|
| 意味 | 例文 (46件) |
|
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
|
ログイン |
Weblio会員(無料)になると
|
「one-address instruction」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|