sel-7とは 意味・読み方・使い方

Keys KEY 7-KEY 12 are validated while the selection instruction SEL is "P2", and the control part 2 can determine which of the keys KEY 7-KEY 12 is inputted.例文帳に追加

また、選択指令ＳＥＬが「Ｐ２」である期間においては、キーＫＥＹ７〜ＫＥＹ１２が有効となり、制御部２は、キーＫＥＹ７〜ＫＥＹ１２のうちいずれのキーが入力されたかを判定できる。 - 特許庁

When an input selection signal of an SEL 7 goes to a 'Hi' from a 'Lo', an output of an OR gate 12 shifts from the 'Lo' to the 'Hi' and the tri-state inverter 2 is disabled.例文帳に追加

ＳＥＬ７の入力選択信号“Ｌｏ”から“Ｈｉ”へ移行し、ＯＲゲート１２出力は“Ｌｏ”から“Ｈｉ”へ移行、トライステートインバータ２は非イネーブルになる。 - 特許庁

A selector 10 fixes an output signal SEL of a cumulative addition result as 1 when the n frequency-division counter 3 becomes M_n, resets the n frequency-division counter, the n+1 frequency-division counter and the cumulative adder 7 and sets the output signal SEL as 0 when the n+1 counter 6 becomes Mn+1.例文帳に追加

セレクタ１０はｎ分周カウンタ３がＭ_ｎとなった場合に累積加算結果の出力信号ＳＥＬを１に固定し、ｎ＋１カウンタ６がＭｎ＋１となった場合にｎ分周及びｎ＋１分周カウンタ及び累積加算器７をリセットし、出力信号ＳＥＬを０に設定する。 - 特許庁

This optical receiving circuit has an avalanche photodiode(APD) 1, an AGC amplifying circuit 2, a peak detecting circuit(DET) 3, a differential amplifier circuit 4, a discriminating circuit 5, a clock extracting circuit 6, an edge detection type phase comparing circuit 7, a selecting circuit(SEL) 8, and a DC/DC converter 9.例文帳に追加

本発明に係る光受信回路は、アバランシェフォトダイオード（ＡＰＤ）１と、ＡＧＣ増幅回路２と、ピーク検波回路（ＤＥＴ）３と、差動増幅回路４と、識別回路５と、クロック抽出回路６と、エッジ検出型位相比較回路７と、選択回路（ＳＥＬ）８と、ＤＣ／ＤＣコンバータ９と、を有して構成される。 - 特許庁

After a counter value is set to the predetermined number, a counter 7 subtracts one counter value each time one reference clock PS0 is counted, and when the counter value becomes "0", outputs a carry signal C-SEL (reference clock PS0 for one cycle) in an H level from a carry terminal 7d, and resets the above mentioned counter value to the above mentioned predetermined number.例文帳に追加

カウンタ７は、カウンタ値が所定数に設定された後、基準クロックＰＳ０を１つ計数する毎に１つカウンタ値を減算し、カウンタ値が「０」になると、ｃａｒｒｙ端子７ｄからＨレベルのキャリー信号Ｃ−ＳＥＬ（基準クロックＰＳ０の１周期分）を出力する共に、前記カウンタ値を前記所定数にリセットする。 - 特許庁