binary pairとは 意味・読み方・使い方

To realize a signal reproduction circuit with a simple configuration, which converts a code inverted pulse signal pair into the original binary signal and reproduces it without deteriorating the timing accuracy.例文帳に追加

タイミング精度の劣化を招くことなく符号反転パルス対信号を元の２値信号に変換し再生する簡単な構成の信号再生回路の実現。 - 特許庁

To provide a method of identifying an SNP pair having synergistic epistasis effects within an actual time, even when main effects are not confirmed with respect to a binary phenotype by using genome side SNP data.例文帳に追加

ゲノムワイドSNPデータを用い、２値的表現型に対して主効果が確認されない場合でも相乗的エピスタシス効果を有するSNPペアを実時間内で同定する方法を提供する。 - 特許庁

A table including a pair of binary data indicating an operator ought to be on, an operator ought to be off and an operator which may be either of them as different bit patterns is prepared and the binary data pairs of the table are sequentially collated based on the binary data obtained by detecting the state of each operator so that the pitch of the note is thereby unequivocally predetermined.例文帳に追加

オンでなければならない操作子、オフでなければならない操作子、及びそのどちらでも構わない操作子を異なるビットパターンとして示す１対のバイナリデータを収録したテーブルを準備し、各操作子の状態を検出して得たバイナリデータを基にこのテーブルのバイナリデータ対を順次照合していくことにより、音のピッチを一意に特定するようにした。 - 特許庁

The level shift circuit (3) outputs a pair of binary input signals of the opposed levels having the amplitude between the predetermined first positive power source voltage VDD1 and the predetermined negative power source voltage, by level-shifting to a pair of binary signals of the opposed levels having amplitude between the predetermined second positive power source voltage VDD2 larger than the first positive power source voltage VDD1 and the negative power source voltage.例文帳に追加

レベルシフト回路（３）は、所定の第１正側電源電圧ＶＤＤ１と所定の負側電源電圧との間の振幅を有する２値の相反するレベルの一対の入力信号を、第１正側電源電圧ＶＤＤ１よりも大きい所定の第２正側電源電圧ＶＤＤ２と負側電源電圧との間の振幅を有する２値の相反するレベルの一対の信号にレベルシフトさせて出力する。 - 特許庁

One of each pair of the four 4-bit binary light header signals is inputted in fiber loops 17 and 19, after passing through delay lines 13 and 14 and the other is inputted in fiber loops 18 and 20, after passing through optical attenuators 15 and 16.例文帳に追加

４個の４ビット２値光ヘッダ信号の対の各々は、一方が遅延線１３，１４を経た後にファイバループ１７，１９に入力され、他方が光減衰器１５，１６を経た後にファイバループ１８，２０に入力される。 - 特許庁

A candidate sparse solution vector x with k non-zero elements is input, along with a pair of covariance matrices A, B measuring between-class and within-class covariance of binary input data to be classified and a sparsity parameter k denoting a desired cardinality of a final solution vector.例文帳に追加

ｋの非ゼロ要素を有する候補スパース解ベクトルｘは、分類される２値入力データのクラス間共分散及びクラス内共分散を測定する共分散行列の対Ａ，Ｂ、最終解ベクトルの所望の基数を示すスパーシティパラメータｋと共に入力される。 - 特許庁

An authenticity determination data generation section 17 determines one pair in accordance with a color set identifier where a target pixel is located, in the pattern data and selects and outputs one of information of the first color and information of the second color in accordance with a value of the target pixel in binary image data.例文帳に追加

真偽判定データ生成部１７は、パターンデータ中における着目画素が位置する色集合識別子にしたがって、組の１つを決定し、２値画像データにおける着目画素の値に従って、第１、第２の色の情報のいずれか一方を選択し出力する。 - 特許庁

The level shift circuit (3) is provided with a level shift circuit (4) for outputting a pair of input signals by respectively level-shifting to the binary signals having amplitude between the second positive power source voltage VDD2 and negative power source voltage, and a timing adjustment circuit (5) for adjusting the timings of level change of two signals respectively outputted from the level shift circuit (4).例文帳に追加

レベルシフト回路（３）は、一対の入力信号を第２正側電源電圧ＶＤＤ２と負側電源電圧との間の振幅を有する２値の信号にそれぞれレベルシフトさせて出力するレベルシフト回路部（４）と、レベルシフト回路部（４）からそれぞれ出力された２つの信号のレベル変化のタイミングを調整するタイミング調整回路部（５）とを備える。 - 特許庁