cc0とは 意味・読み方・使い方

A semiconductor device includes: plural core chips CC0 to CC7 mutually stacked and each having a through electrode TSVW for transmitting write data and a through electrode TSVR for transmitting read data; and an interface chip IF connected to the core chips CC0 to CC7 in a common manner.例文帳に追加

ライトデータを伝送する貫通電極ＴＳＶＷとリードデータを伝送する貫通電極ＴＳＶＲとをそれぞれ有する互いに積層された複数のコアチップＣＣ０〜ＣＣ７と、これらコアチップＣＣ０〜ＣＣ７に共通接続されたインターフェースチップＩＦとを備える。 - 特許庁

A laminated semiconductor device comprises core chips CC0 to CC7 each having a unique chip address SID(CORE), and an interface chip IF to control the core chips.例文帳に追加

それぞれ固有のチップアドレスＳＩＤ（ＣＯＲＥ）を保持するコアチップＣＣ０〜ＣＣ７と、これらを制御するインターフェースチップＩＦとを備える。 - 特許庁

The clock supply circuit CS0 includes a fine adjustment delay stage circuit FC0 and a rough adjustment delay stage circuit CC0, and a phase difference measuring circuit RSM0 while the RSM0 controls a delay time TF0 of the FC0 and a delay time TC0 of the CC0 according to a phase difference between first and second operation clock signals COUT00, COUT01.例文帳に追加

クロック供給回路ＣＳ０は微調遅延段回路ＦＣ０と粗調遅延段回路ＣＣ０と位相差計測回路ＲＳＭ０を含み、ＲＳＭ０は第１と第２の動作クロック信号ＣOＵＴ００、０１の位相差に応答してＦＣ０の遅延時間ＴＦ０とＣＣ０の遅延時間ＴＣ０を制御する。 - 特許庁

One interface chip IF and a plurality of core chips CC0-CC7 are stacked, and the semiconductor chips are electrically connected by a plurality of through-electrodes.例文帳に追加

１つのインターフェースチップＩＦと、複数のコアチップＣＣ０〜ＣＣ７が積層され、これらの半導体チップは複数の貫通電極により電気的に接続されている。 - 特許庁

In response to a refresh command REF and an address information SIDADD, a refresh control signal REFb and the address information SIDADD are supplied in common to CC0 to CC7.例文帳に追加

リフレッシュコマンドＲＥＦ及びアドレス情報ＳＩＤＡＤＤを受け、リフレッシュ制御信号ＲＥＦｂ及びアドレス情報ＳＩＤＡＤＤをコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

The core chips CC0 to CC7 are provided with a comparator circuit 63/64 which compares the chip selection address SID(IF) and the chip address SID(CORE) and passes a command when the both correspond.例文帳に追加

コアチップＣＣ０〜ＣＣ７は、チップ選択アドレスＳＩＤ（ＩＦ）とチップアドレスＳＩＤ（ＣＯＲＥ）とを比較し、両者が一致した場合にコマンドを通過させる比較回路６３／６４を備える。 - 特許庁

In each of entry (ERYO-ERYN) in a memory cell array 1, current source elements (CSTY0-CSTN) driving a constant current are provided commonly at corresponding CAM cells (CC0 to CCN).例文帳に追加

メモリセルアレイ１内のエントリ（ＥＲＹ０−ＥＲＹＮ）の各々において、対応のＣＡＭセル（ＣＣ０−ＣＣＮ）に共通に、定電流を駆動する電流源素子（ＣＳＴ０−ＣＳＴＮ）を設ける。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a part thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparing with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁