junction fetとは 意味・読み方・使い方

An N-type low resistance layer 17 reduces the junction FET effect.例文帳に追加

Ｎ型低抵抗層１７は、ジャンクションＦＥＴ効果を低減する。 - 特許庁

To suppress a black smear by preventing formation of a junction FET.例文帳に追加

ジャンクションＦＥＴが形成されることを防止して黒スミアを抑制する。 - 特許庁

DRIVE CIRCUIT OF JUNCTION FET, SEMICONDUCTOR DEVICE, AND ITS MANUFACTURING METHOD例文帳に追加

接合型ＦＥＴの駆動回路並びに半導体装置及びその製造方法 - 特許庁

An electronic circuit apparatus is obtained by connecting an element having a capacitance equal to or a little smaller than the gate capacitance of a junction FET, with a gate of a normally-off type silicon carbide junction FET 1.例文帳に追加

本願発明は、ノーマリオフ型の炭化珪素接合ＦＥＴのゲートに、接合ＦＥＴのゲート容量と同等か少し小さな容量を持つ素子を接続したものである。 - 特許庁

To provide a method of manufacturing a semiconductor device incorporating a p-channel junction type FET and a protective element that can be formed by the same process and includes a pn junction, while forming a junction type FET by a simple manufacture process.例文帳に追加

接合型ＦＥＴを簡単な製造工程で形成しながら、そのｐチャネル接合型ＦＥＴと同じ工程で形成することができｐｎ接合を含む保護素子とを内蔵する半導体装置の製造方法を提供する。 - 特許庁

SEMICONDUCTOR DEVICE, METHOD OF FORMING ASYMMETRIC P/N JUNCTION FOR FET DEVICE, AND METHOD OF FORMING FET DEVICE (ASYMMETRIC SOURCE/DRAIN JUNCTION FOR LOW-POWER SILICON-ON-INSULATOR DEVICE)例文帳に追加

半導体デバイス、ＦＥＴデバイスに非対称的なｐ／ｎ接合を形成する方法及びＦＥＴデバイスを形成する方法（低電力消費のシリコン・オン・インシュレータ・デバイスのための非対称的なソース／ドレイン接合） - 特許庁

To reduce a leak current that occurs in a pn-junction region between a gate and a source in a trench type junction FET using a silicon carbide substrate.例文帳に追加

炭化珪素基板を用いた接合型ＦＥＴにおいて、ゲート・ソース間のｐｎ接合領域において生じるリーク電流を低減する。 - 特許庁

To ensure both of high breakdown voltage and low on-resistance in a polycrystalline Si embedded gate SiC junction FET.例文帳に追加

多結晶Ｓｉ埋め込みゲートＳｉＣ接合ＦＥＴで、高耐圧と低オン抵抗の両立を図る。 - 特許庁