| 意味 | 例文 (20件) |
mos&tとは 意味・読み方・使い方
追加できません
(登録数上限)
Weblio例文辞書での「mos&t」に類似した例文 |
|
mos&t
「mos&t」の部分一致の例文検索結果
該当件数 : 20件
Thus, the voltage is made to surely pass between the sources and the drains of each of the MOS transistors T, T'.例文帳に追加
これにより、各ＭＯＳトランジスタＴ、Ｔ'のソース・ドレイン間で電圧が必ず通過するようにする。 - 特許庁
The control circuit 20 turns on the MOS transistor 10 through the application of the gate voltage V_g(t) and thereafter changes a level of the body voltage V_b(t) to increase a threshold value of the MOS transistor 10 while the MOS transistor 10 stays in the ON state.例文帳に追加
制御回路２０は、ゲート電圧Ｖ_g（ｔ）の印加によってＭＯＳ型トランジスタ１０をＯＮ状態にした後、ＭＯＳ型トランジスタ１０がＯＮ状態にある間にＭＯＳ型トランジスタ１０の閾値を上昇させるように、ボディ電圧Ｖ_b（ｔ）のレベルを変化させる。 - 特許庁
The amplifiers AP each have a MOS transistor T for a current source, an amplifying MOS transistor T2 amplifying an image signal, and a cascode MOS transistor T3 which is cascoded between the MOS transistor for the current source and the amplifying MOS transistor and outputs the amplified image signal with the MOS transistor T1 for the current source.例文帳に追加
各アンプＡＰは、電流源用ＭＯＳトランジスタＴ１と、画像信号を増幅する増幅ＭＯＳトランジスタＴ２と、電流源用ＭＯＳトランジスタと前記増幅ＭＯＳトランジスタとの間に、増幅ＭＯＳトランジスタＴ２とカスコード接続し、電流源用ＭＯＳトランジスタＴ１との間から増幅された画像信号を出力させるカスコードＭＯＳトランジスタＴ３とを有している。 - 特許庁
A parameter Age showing an accumulated stress amount with respect to the MOS transistor is reliability-simulated by a simulation model formula of hot carrier deterioration, which has the feature of Age ∝∫[I_p^m.I_d^2-m]dt.例文帳に追加
また、tを時間として、MOSトランジスタに対する累積ストレス量を表すパラメータAgeを、Age ∝∫[I_p^m・I_d^2-m]dtの特徴を持ったホットキャリア劣化のシミュレーションモデル式により、信頼性シミュレーションを行う。 - 特許庁
An N-channel MOS transistor M21 is provided between the dot side of the secondary winding S of a transformer T and the base terminal of a transistor T1.例文帳に追加
トランスＴの二次巻き線Ｓのドット側とトランジスタＴ１のベース端子との間にＮ型ＭＯＳトランジスタＭ２１を設ける。 - 特許庁
On the upper surface of a second interlayer insulation layer 7, a second local interconnect line 8 connecting the source region 4A of an MOS transistor T with the lower electrode layer 10A of a ferroelectric capacitor C and connecting a part of the gate electrodes 3A and 3C of the MOS transistor T with the uppermost layer interconnect line 12 is formed.例文帳に追加
また、第二の層間絶縁層７の上面に、ＭＯＳトランジスタＴのソース領域４Ａと強誘電体キャパシタＣの下部電極層１０Ａとを接続し、且つ、ＭＯＳトランジスタＴの一部のゲート電極３Ａ、３Ｃと最上層配線１２とを接続する第二の局所配線８を形成する。 - 特許庁
And a control whether an impressing condition for the emitter 6 is held or not for a prescribed time, is performed by a flip-flop circuit F connected to each MOS transistor T.例文帳に追加
また、各ＭＯＳトランジスタＴ毎に接続されたフリップフロップ回路Ｆによって、エミッタ６に対する電圧の印加状態を所定時間の間保持する制御を行う。 - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解! -
「mos&t」の部分一致の例文検索結果
該当件数 : 20件
A control whether each emitter 6 is impressed or not to emit electrons, is performed in the emitter 6 by each MOS transistor T connected to each emitter 6.例文帳に追加
各エミッタ６毎に接続されたＭＯＳトランジスタＴによって、エミッタ６に対して、電子を放出させるための電圧を印加するか否かの制御を各エミッタ６毎に行う。 - 特許庁
After a field insulating film 14 is formed on the front surface of the p-type well region 12 of a semiconductor substrate 10, the MOS transistor T is formed in a semiconductor part in the element hole of the insulating film 14.例文帳に追加
半導体基板１０のＰ型ウェル領域１２の表面にフィールド絶縁膜１４を形成した後、絶縁膜１４の素子孔内の半導体部分にＭＯＳ型トランジスタＴを形成する。 - 特許庁
The MOS transistor T having a peripheral circuit constituted by utilizing only the first and second local interconnect line 6 and 8 is formed directly under the capacitor array forming region X of the cross point type FeRAM.例文帳に追加
そして、この第一及び第二の局所配線６、８のみを利用して周辺回路を構成したＭＯＳトランジスタＴを、クロスポイント型ＦｅＲＡＭのキャパシタアレイ形成領域Ｘ直下に形成する。 - 特許庁
On the upper surface of a first interlayer insulation layer 5, a first local interconnect line 6 connecting the drain region 4B and a part of gate electrodes 3B and 3D of an MOS transistor T with an uppermost layer interconnect line 12 is formed.例文帳に追加
第一の層間絶縁層５の上面に、ＭＯＳトランジスタＴのドレイン領域４Ｂ及び一部のゲート電極３Ｂ、３Ｄと最上層配線１２とを接続する第一の局所配線６を形成する。 - 特許庁
In addition, the command signal is input in an input terminal of the T flip-flop circuit 150 via a resistor element R3 and a diode D1, and a Q output terminal controls the conduction of a MOS transistor 160.例文帳に追加
更に抵抗素子Ｒ３およびダイオードＤ１を介してＴフリップフロップ回路１５０の入力端子に指令信号として入力され、Ｑ出力端子がＭＯＳトランジスタ１６０の導通制御を行う。 - 特許庁
A transmission data input given to transmission data input terminals 101, 102 is transferred successively to transmission power control circuits 71, 72, a signal control circuit 5, a switching circuit consisting of MOS transistors(TRs) 21-26 and a transformer T to drive a transmission line 4.例文帳に追加
送信データ入力端子１０１，１０２に入力される送信データ入力を送信パワー制御回路７１、７２、信号制御回路５、ＭＯＳトランジスタ２１〜２６より成るスイッチング回路及びトランスＴを介して伝送路４を駆動する。 - 特許庁
To provide a highly reliable trench gate MOSFET (T-MOS) having no variation in characteristics by etching a layer embedding an impurity semiconductor for a uniform three-dimensional structure to eliminate multiplex level difference stably and stabilizing the end point waveform.例文帳に追加
一様な立体構造に対して、不純物半導体埋め込み層をエッチングにより安定した、多重段差を解消し、エンドポイント波形の安定化を図り、特性ばらつきがなく信頼性の高いトレンチゲートＭＯＳＦＥＴ（Ｔ−ＭＯＳ）を提供する。 - 特許庁
A gate voltage of the MOS-FET 350 is controlled by an operation amplifier 370, and the control is performed by comparison between a potential S appearing on one end of the current detection resistance 360 and a potential T of a reference power source 380, and thereby a constant-current circuit is formed.例文帳に追加
そして、ＭＯＳ−ＦＥＴ３５０のゲート電圧をオペアンプ３７０で制御し、その制御を電流検出抵抗３６０の一端に現れる電位Ｓと、基準電源３８０の電位Ｔとの比較により行うことで、定電流回路を形成した。 - 特許庁
| 意味 | 例文 (20件) |
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
|
ログイン |
Weblio会員(無料)になると
|
「mos&t」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|