mishitとは 意味・読み方・使い方

A packet processing circuit 101 extracts a destination address from a received packet, retrieves the cache with the destination address and retrieves the full table in the case of a mishit.例文帳に追加

パケット処理回路１０１は、受信したパケットから宛先アドレスを抽出して、それによりキャッシュを検索し、ミスヒットならフルテーブルを検索する。 - 特許庁

To provide a golf club head having greater forgiveness on mishit shots, reduced hook/slice tendencies, and an improved dynamic-excitation response.例文帳に追加

本発明は、ミスショットに対する寛容度を高め、フック／スライス傾向を低減し、動的励振反応を改善したゴルフクラブヘッドを提供することを目的とする。 - 特許庁

To eliminate a partial writing access to a common memory at the time of a cache writing mishit when pertinent data against a writing request does not exist in a cache memory.例文帳に追加

ライト要求に対する該当データがキャッシュメモリに存在しなかったキャッシュライトミスヒット時に、共有メモリに対する部分書込アクセスをなくすこと。 - 特許庁

To provide an image plotting device, an image plotting method and a program for reducing memory access frequency by reducing the mishit of a texture cache in texture mapping processing.例文帳に追加

テクスチャマッピング処理において、テクスチャキャッシュのミスヒットの低減により、メモリアクセス回数を削減し得る、画像描画装置、画像描画方法、及びプログラムを提供する。 - 特許庁

To provide a programmable controller capable of always performing control in a stable control period by eliminating differences in execution time caused by a hit/mishit of a cache.例文帳に追加

キャッシュのヒット／ミスヒットに起因する実行時間の差異を解消し、常に安定した制御周期で制御することが可能なプログラマブルコントローラを提供すること。 - 特許庁

Thus, data exchanges with the external equipment are performed in appropriate timing regardless of the difference in access time at a cache hit or a cache mishit.例文帳に追加

この結果、キャッシュヒット時およびキャッシュミスヒット時におけるアクセスタイムの差に関わらず、適切なタイミングにおいて外部との間でデータ授受を実行することができる。 - 特許庁

Since the instruction RAM 12 is different from the instruction cache and generates no mishit, the time required for interrupt handling can be shortened, which in turn improves real time responsiveness.例文帳に追加

命令ＲＡＭ１２は命令キャッシュとは異なり、ミスヒットが発生しないため、割り込み処理に要する時間を短縮することができ、ひいては、リアルタイム応答性を向上させることができる。 - 特許庁

To provide a method for using a cache memory to suppress the mishit of cache, and to quicken a response speed even in a real time processing system where frequent interruption processing is performed.例文帳に追加

頻繁な割り込み処理が行われるリアルタイム処理系においても、キャッシュのミスヒットを抑制し、応答速度の高速化を図ることを可能とするキャッシュメモリの使用方法を提供する。 - 特許庁