CN114184924A - 集成电路和半导体装置 - Google Patents

Abstract

本发明提供一种能够检测开关的故障而不使用复杂结构的集成电路。集成电路包括：第一线路，该第一线路连接到第一MOS晶体管的漏极电极和第二MOS晶体管的漏极电极，所述第一MOS晶体管的源极电极与被施加有电源电压的第一端子相连接，所述第二MOS晶体管的源极电极与连接有负载的第二端子相连接；第二线路，该第二线路被施加有低于所述电源电压的第一电压；第一元件，该第一元件连接所述第一线路和所述第二线路，使得所述第一线路不会处于浮空状态；以及检测电路，该检测电路在所述第一MOS晶体管和所述第二MOS晶体管截止时，基于所述第一线路的电压电平至少检测所述第一MOS晶体管是否存在异常。

Description

集成电路和半导体装置

技术领域

本发明涉及集成电路和半导体装置。

背景技术

设置在汽车的电池和电动机等负载之间的ECU(Electronic Control Unit：电子控制单元)通常设置有用于从电池向负载提供电力的开关。另外，作为向负载提供电力的开关，例如有时使用串联连接的两个MOS晶体管(例如，专利文献1)。

现有技术文献

专利文献

专利文献1：日本专利特开2019-54384号公报

发明内容

发明所要解决的技术问题

但是，如果两个MOS晶体管反复地进行开关，两个MOS晶体管可能会发生故障。在专利文献1中，改变两个MOS晶体管所连接的规定节点上施加的电压，从而检测两个MOS晶体管的故障。然而，当使用这种技术时，由于需要检测规定节点的电压变化，因此存在检测电路变得复杂的问题。

本发明是鉴于上述的以往的问题而完成的，其目的是提供一种能够检测开关的故障而不使用复杂结构的集成电路。

用于解决技术问题的技术手段

主要用于解决上述问题的本发明的集成电路包括：第一线路，该第一线路连接到第一MOS晶体管的漏极电极和第二MOS晶体管的漏极电极，所述第一MOS晶体管的源极电极与被施加电源电压的第一端子相连接，所述第二MOS晶体管的源极电极与连接负载的第二端子相连接；第二线路，该第二线路被施加有低于所述电源电压的第一电压；第一元件，该第一元件连接所述第一线路和所述第二线路，使得所述第一线路不会处于浮空状态；以及检测电路，该检测电路在所述第一MOS晶体管和所述第二MOS晶体管截止时，基于所述第一线路的电压电平至少检测所述第一MOS晶体管是否存在异常。

主要用于解决上述问题的本发明的半导体装置包括：第一MOS晶体管和第二MOS晶体管，该第一MOS晶体管和第二MOS晶体管彼此的漏极电极连接在被施加电源电压的第一端子和连接负载的第二端子之间；第一线路，该第一线路与所述彼此的漏极电极相连接；第二线路，该第二线路被施加有低于所述电源电压的第一电压；第一元件，该第一元件连接所述第一线路和所述第二线路，使得所述第一线路不会处于浮空状态；以及检测电路，该检测电路在所述第一MOS晶体管和所述第二MOS晶体管截止时，基于所述第一线路的电压电平至少检测所述第一MOS晶体管是否存在异常。

发明效果

根据本发明，能提供一种能够检测开关的故障而不使用复杂结构的集成电路。

附图说明

图1是示出电动机控制装置10的一个示例的图。

图2是表示IPS 21的一个示例的图。

图3是示出电压生成电路70的一个示例的图。

图4是示出电压生成电路71的一个示例的图。

图5是示出放电电路77的一个示例的图。

图6是用于说明检测电路78的动作的图。

图7是示出停止向NMOS晶体管M1提供电源电压Vcc的状态的图。

图8是示出在线圈12从OUT端子脱离时的状态的图。

具体实施方式

根据本说明书及附图的记载，至少明确了以下事项。

本实施方式

图1是示出作为本发明的一个实施方式的电动机控制装置10的结构的图。电动机控制装置10是使用来自电池11的电力来控制设置在汽车上的电动机的线圈12的装置，并且包括ECU13。电池11例如是汽车用的锂离子电池，并且输出12V的电源电压Vcc。

ECU13是用于控制线圈12的装置，包括微机20、IPS(Intelligent Power Switch：智能功率开关)21和开关22。

微机20基于从外部输入的指令(未图示出)来控制IPS21和开关22。此外，当从IPS21输出表示IPS21内部的电路等有异常的信号时，微机20例如停止IPS21的动作并使开关22断开。

IPS21是基于从微机20输出的信号Sin来切换是否将电池11的电源电压Vcc提供给线圈12的“半导体装置”。此外，IPS21输出表示内部电路等中是否存在异常的信号So。IPS21包括端子VCC、GND、IN、ST和OUT，将电池11的电源电压Vcc施加到端子VCC，并且端子GND接地。此外，来自微机30的信号Sin被输入到端子IN，并且表示内部的电路等是否存在异常的信号So从端子ST输出。此外，端子OUT是通过开关22与作为负载的线圈12连接的端子。当IPS21内部的开关(后述)导通时，从端子OUT输出电压Vcc。在本实施方式中，将端子GND的电压被设为接地电压Vgnd(0V)。

此外，IPS21在电池11反向连接时切实地保护线圈12、ECU13，具体将在后文描述。以下，在本实施方式中，为了方便起见，设为微机20使开关22导通的情况来进行说明。此外，在本实施方式中，“连接”是指通过布线或电气元件在两个节点之间进行电连接。

<<<IPS21的结构>>>

图2是表示IPS 21的结构一个示例的图。IPS 21包括形成有开关(后述)的IC(Integrated Circuit：集成电路)50和具有用于使开关导通和断开的电路的IC 51。

＝＝＝IC50＝＝＝

IC50包括两个MOS晶体管，该两个MOS晶体管构成用于切换是否从端子OUT输出电源电压Vcc的开关(以下称为“开关X”)。特别是在本实施方式中，两个晶体管是NMOS晶体管M1、M2。

在NMOS晶体管M1中，源极电极S1连接到施加有电源电压Vcc的端子VCC。此外，在NMOS晶体管M1的源极电极S1和漏极电极D1之间形成有二极管60作为体二极管。

在NMOS晶体管M2中，源极电极S2连接到端子OUT，漏极电极D2连接到NMOS晶体管M1的漏极电极D1。此外，在NMOS晶体管M2的源极电极S2和漏极电极D2之间形成有二极管61作为体二极管。

这里，NMOS晶体管M1、M2彼此的漏极电极D1、D2串联连接。因此，当NMOS晶体管M1、M2都导通时，端子VCC的电源电压Vcc从端子OUT输出，并且线圈12被驱动。另一方面，当NMOS晶体管M1、M2都截止时，停止向连接到端子OUT的线圈12提供电流，因而也停止线圈12的驱动。

此外，二极管60的阳极连接到端子VCC，二极管60的阴极连接到二极管61的阴极。而且，二极管61的阳极连接到端子OUT。因此，设置在端子VCC和端子OUT之间的二极管60、61各自的阴极相向而连接。

因此，当NMOS晶体管M1和M2都截止时，例如，施加到端子VCC的电源电压Vcc被二极管61切断。另一方面，例如，当电池11反向连接并且将电源电压Vcc施加到端子OUT时，端子OUT的电源电压Vcc被二极管60切断。

这里，“反向连接”是指电池11的正极连接到接地侧端子(例如，端子GND)，并且电池11的负极连接到电源侧端子(例如，端子VCC)的状态。因此，当电池11反向连接时，IPS21能够切实地保护线圈12和ECU13。

另外，在本实施方式中，NMOS晶体管M1相当于“第一MOS晶体管”，NMOS晶体管M2相当于“第二MOS晶体管”。另外，端子VCC相当于“第一端子”，端子VCC相当于“第二端子”。

＝＝＝IC51＝＝＝

图2的IC 51是基于信号Sin使“开关X”导通和断开的电路，并且包括电压生成电路70、71、控制电路72、电荷泵电路73、电阻74、75、NMOS晶体管76和放电电路77。

<<电压生成电路70>>>

电压生成电路70是基于来自电池11的电源电压Vcc生成作为例如检测电路78内的规定逻辑电路(未图示出)的基准的电压V1，并将其施加到线路La的电路。图3是示出电压生成电路70的一个示例的图。电压生成电路70包括齐纳二极管100、二极管101、102、电阻103和PMOS晶体管104。电压生成电路70相当于“第一电压生成电路”，电压V1相当于“第一电压”。

齐纳二极管100、二极管101、102和电阻103各个元件串联连接。因此，在连接有二极管102和电阻103的节点上，产生比电源电压Vcc低了齐纳二极管100的击穿电压Vz和二极管101、102的正向电压Vf的电压。

这里，如果将齐纳二极管100的击穿电压Vz设为例如5.6V，并且将二极管101、102的正向电压Vf设为0.7V，则电压Vb1变为例如Vcc-7V(＝5.6V+1.4V)。

此外，由于PMOS晶体管104的漏极电极接地，因此PMOS晶体管104作为源极跟随器进行动作，用于从源极电极输出与施加到栅极电极上的电压Vb1相对应的电压V1。在本实施方式中，例如PMOS晶体管104的阈值电压例如为1.5V，因此电压V1是以电源电压Vcc为基准的电压(Vcc-5.5V)。

另外，图2的检测电路78(后述)中包括的规定的逻辑电路(未图示出)以上述的电压V1为基准来进行动作。因此，例如，即使在提供给检测电路78的电源电压Vcc的电平变高时，规定的逻辑电路也能以电压V1为基准，基于5.5V的电压进行动作。

此外，在本实施方式中，“线路”是例如由铝或铜形成在半导体芯片上并电连接在规定的两个节点之间的布线。此外，由于“线路”电连接在两个规定的节点之间即可，因此可以在“线路”的中途设置电阻等元件。

<<电压生成电路71>>

电压生成电路71基于电源电压Vcc和信号Sb(后文中阐述)生成作为例如电荷泵电路73和放电电路77的基准的电压V2，并将其施加在线路Lb上。具体地说，当电荷泵电路73使开关X导通时，电压生成电路71使电压V2降低，并且当电荷泵电路73使开关X断开时，电压生成电路71使电压V2上升。由此，电荷泵电路73能在更短的时间内使开关X导通，具体在后面阐述。

图4是示出电压生成电路71的一个示例的图。电压生成电路71包括齐纳二极管110、111、115、二极管112、116、117、电阻113、开关114和PMOS晶体管118。电压生成电路71相当于“第二电压生成电路”，电压V2相当于“第二电压”。

齐纳二极管100、111、二极管112和电阻113各个元件串联连接。因此，当开关114(后述)断开时，在连接有二极管112和电阻113的节点上产生电压Vb2，该电压Vb2比电源电压Vcc低了齐纳二极管110、111的击穿电压Vx和二极管112的正向电压Vf。这里，在将齐纳二极管110、111的击穿电压Vz例如设为5.6V并且将二极管112的正向电压Vf设为0.7V时，电压Vb2大约变为Vcc-12V(≈11.2V+0.7V)。

齐纳二极管115、二极管116、117与电压生成电路70的齐纳二极管100、二极管101、102相同，设置在开关114和电阻113之间。因此，通过齐纳二极管115、二极管116、117产生的电压变为7V。因此，当开关114导通时，电压Vb2例如变为Vcc-7V。

输入的信号Sb为高电平(以下称为“H”)时，开关114断开，信号Sb为低电平(以下称为“L”)时，开关114导通。因此，当信号Sb为“H”时，来自作为源极跟随器进行动作的PMOS晶体管118的电压V2变为Vcc-10.5V，当信号Sb为“L”时，该电压V2变为Vcc-5.5V。这里，将PMOS晶体管118的阈值电压设为1.5V。

<<控制电路72>>

控制电路72是基于指示“开关X”导通和断开的信号Sin来生成用于使“开关X”导通和断开的信号Sa和与信号Sa同样地变化的信号Sb的逻辑电路。这里，当使“开关X”导通时，信号Sa、Sb变为“H”，当使“开关X”断开时，信号Sa、Sb变为“L”。

<<电荷泵电路73>>

电荷泵电路73是基于“H”的信号Sa来生成用于使构成“开关X”的NMOS晶体管M1、M2导通的规定电压Vdr1、Vdr2的电路。具体地说，当信号Sa为“H”时，电荷泵电路73向线路Lc施加用于使NMOS晶体管M1导通的电压Vdr1，并且向线路Ld施加用于使NMOS晶体管M2导通的电压Vdr2。另一方面，当信号Sa变为“L”时，电荷泵电路73停止电压Vdr1、Vdr2的生成。

线路Lc是通过电阻74连接NMOS晶体管M1的栅极电极和电荷泵电路73的输出的布线。线路Ld是通过电阻75连接NMOS晶体管M2的栅极电极和电荷泵电路73的输出的布线。此外，电阻74、75是用于防止NMOS晶体管M1、M2急剧导通的所谓栅极电阻。详细情况在后面描述，除了电阻75之外的电阻等也连接到本实施方式的线路Ld。此外，例如，在线路Lc上仅设置有一个电阻74，但是也可以设置有多个电阻。

此外，以电压V2作为基准，向电荷泵电路73提供电源电压Vcc。而且，如上所述，当使“开关X”导通时，电压V2例如变为Vcc-10.5V，当“开关X”断开时，电压V2例如变为Vcc-5.5V。即，当使“开关X”导通时，电荷泵电路73能基于大于5.5V的10.5V生成电压Vdr1、Vdr2。因此，电荷泵电路73能在更短的时间内使电压Vdr1、Vdr2上升，从而使“开关X”导通。

<<NMOS晶体管76>>

NMOS晶体管76是耗尽型晶体管，漏极电极连接到线路Le。这里，线路Le是连接在“节点FD”与检测电路78之间的布线，该“节点FD”连接有NMOS晶体管M1、M2彼此的漏极电极。此外，NMOS晶体管76的栅极电极和源极电极连接到线路La。因此，NMOS晶体管76始终导通，并且流过规定的电流(例如，几μA的小电流)。

此外，由于NMOS晶体管76始终导通，例如，当电源端子VCC停止向节点FD提供电流时，NMOS晶体管76作为连接线路Le和线路La的元件进行动作，以防止线路Le变为浮空状态。具体地说，NMOS晶体管76作为将线路Le上拉至施加了电压V1的线路La的上拉元件而进行动作。另外，NMOS晶体管76相当于“第一元件(第三MOS晶体管)”，线路Le相当于“第一线路”，线路La相当于“第二线路”。

<<放电电路77>>

放电电路77是用于使构成“开关X”的NMOS晶体管M1、M2截止的电路。具体地，放电电路77使NMOS晶体管M1的栅极电容通过线路Lc、Lf和端子OUT向线圈12放电。此外，放电电路77使NMOS晶体管M2的栅极电容通过经由线路Ld、Lb的“路径a”和经由线路Ld、Lf的“路径B”两条路径放电。这里，“路径A”是电流经由线路Ld、Lb和电压生成电路71流向端子GND的路径，“路径B”是电流经由线路Ld、Lf和端子OUT流向接地的线圈12的路径。

图5是示出放电电路77的结构的一个示例的图。放电电路77包括NMOS晶体管130、第一电路131和第二电路132。

＝＝NMOS晶体管130＝＝

NMOS晶体管130是将电源侧的NMOS晶体管M1的栅极电容向端子OUT放电的耗尽型晶体管。NMOS晶体管130的漏极电极连接到来自NMOS晶体管M1的栅极电极的线路Lc。此外，NMOS晶体管130的栅极电极和源极电极连接到来自端子OUT的线路Lf。因此，NMOS晶体管130始终导通，并且NMOS晶体管M1的栅极电容以非常小的规定电流(例如，几μA)放电到线路Lf。另外，线路Lf相当于“第三线路”，线路Lc相当于“第六线路”，NMOS晶体管130相当于“放电元件(第五MOS晶体管)”。

如上所述，在NMOS晶体管130中流过的电流非常小。因此，当电荷泵电路73向线路Lc施加电压Vdr1并且使NMOS晶体管M1导通时，能忽略NMOS晶体管130的影响。

此外，详细情况在后面描述，本实施方式的放电电路77被设计成可靠地使“开关X”中的接地侧的NMOS晶体管M2截止。因此，在使“开关X”断开时，即使假设电源侧的NMOS晶体管M1没有截止，放电电路77也能使开关X断开。

＝＝第一电路131＝＝

“开关X”断开时信号Sb若变为“L”，则第一电路131通过端子OUT使接地侧的NMOS晶体管M2的栅极电容放电。此外，详细情况在后面描述，第一电路131连接线路Lf和线路Ld，从而例如在连接到端子OUT的线圈12脱离时，线路Lf不会处于浮空状态。然而，由于端子OUT和线路Lf处于浮空状态时就是异常时，因此这里首先对线圈12连接到端子OUT的通常状态进行说明。

此外，在图2中，将除了设置在线路Ld上的电阻75之外的元件省略，但是在线路Ld上还设置有电阻80至82和二极管83。电阻80至82是与电阻75相同的栅极电阻，二极管83是用于对NMOS晶体管M2的栅极电容进行放电的元件。另外，为了方便起见，这里省略了例如线路Le。

第一电路131包括NMOS晶体管200至202、M10、PMOS晶体管203和电阻204。

NMOS晶体管200是用于对NMOS晶体管M2的栅极电容进行放电的耗尽型晶体管。NMOS晶体管200与NMOS晶体管130相同，因此这里省略详细说明。另外，NMOS晶体管200相当于“第四MOS晶体管”。

NMOS晶体管201、202都是栅极电极连接到源极电极的耗尽型晶体管，因此它们始终导通。NMOS晶体管201、202和PMOS晶体管203串联连接。

因此，在使“开关X”断开时若信号Sb变为“L”，则在连接有NMOS晶体管201和NMOS晶体管202的节点X1上产生与NMOS晶体管201、202的尺寸比等相对应的电压。在本实施方式中，NMOS晶体管201、202的尺寸比被确定为使得当PMOS晶体管203导通时节点X1的电压大于NMOS晶体管M10的阈值电压。

另一方面，“开关X”导通时信号若Sb变为“H”，则PMOS晶体管203截止。结果，节点X1经由NMOS晶体管201被下拉到端子OUT，所以NMOS晶体管M10截止。

由此，由于NMOS晶体管201、202是产生用于导通NMOS晶体管M10的电压的元件，因此可以使用电阻来代替NMOS晶体管201、202中的每一个。

NMOS晶体管M10在使“开关X”导通时截止，在使“开关X”断开时导通。而且，在NMOS晶体管M10导通时，NMOS晶体管M2的栅极电容经由线路Ld、电阻204、NMOS晶体管M10、线路Lf和端子OUT放电到线圈12。另外，NMOS晶体管M10相当于“第一开关”。

＝＝第二电路132＝＝

“开关X”断开时若信号S2变为“L”，则第二电路132通过线路Lb使NMOS晶体管M2的栅极电容放电。此外，详细情况在后面描述，第二电路132连接线路Ld和被施加有电压V2的线路Lb，使得例如在连接到端子OUT的线圈12脱离时，连接到端子OUT的线路Lf不会处于浮空状态。

第二电路132包括NMOS晶体管210、211、M11、PMOS晶体管212和电阻213。这里，第二电路132的NMOS晶体管210、211和PMOS晶体管212分别对应于第一电路131的NMOS晶体管201、202和PMOS晶体管203。此外，第二电路132的NMOS晶体管M11和电阻213分别对应于第一电路131的NMOS晶体管M10和电阻204。

因此，除了NMOS晶体管200之外，第二电路132与第一电路131同样地进行动作。另外，线路Ld相当于“第四线路”，线路Lb相当于“第五线路”。另外，NMOS晶体管M11相当于“第二开关”。

<<检测电路78>>

图2中的检测电路78是基于信号Sb、线路Le的电压和线路Lf的电压来检测开关X等中是否存在异常的电路。图6是示出IPS21的各种状态和从检测电路78输出的信号So之间的关系的图。这里，“状态1(正常时)”表示IPS 21处于正常状态，状态2～状态7表示IPS 21中包含的电路等处于异常状态。

具体地，“状态2(M1未导通)”表示“开关X”的电源侧的NMOS晶体管M1未导通的状态，而“状态3(电源开路)”表示例如从图2中的端子VCC到NMOS晶体管M1的源极电极的布线发生断线的状态。“状态4(M1短路)”表示NMOS晶体管M1短路的状态，即发生短路故障的状态。

此外，“状态5(M2未导通)”表示“开关X”的接地侧的NMOS晶体管M2未导通的状态，“状态6(输出开路)”表示例如连接端子OUT和线圈12的布线发生断线的状态或脱离的状态。“状态7(M2短路)”表示NMOS晶体管M2发生短路故障的状态。

详细情况在后面描述，在本实施方式中，IC 51的线路Le、Lf的电压电平根据信号Sb的逻辑电平以及状态1至状态7而改变。因此，能通过参照线路Le、Lf的电压电平和信号Sb的逻辑电平来判别IPS21的状态。在“开关X”断开、导通的各种情况下，对状态1至状态7进行说明。

<<<“开关X”断开>>>

首先，对“开关X”断开时状态1至状态7各自的线路Le、Lf的电压进行说明。

＝＝状态1(正常时)＝＝

在IPS21处于正常的状态即状态1时，当“开关X”断开即图2中的NMOS晶体管M1、M2截止的情况下，来自端子VCC的电源电压Vcc通过二极管60施加到节点FD。因此，当使电源电压Vcc为“H”并且使二极管60的正向电压Vf为“0.7V”时，线路Le的电压变为“H-0.7V”。

另一方面，由于NMOS晶体管M2截止，二极管61也断开，所以电源电压Vcc不传输到端子OUT。而且，如图1所示，由于一端接地的线圈12的另一端连接到端子OUT，所以端子OUT也接地。因此，连接到端子OUT的线路Lf的电压变为0V(接地电压)，即变为“L”。

＝＝状态2(M1未导通)＝＝

在状态2下，尽管电荷泵电路73进行动作并且对NMOS晶体管M1进行了驱动，但NMOS晶体管M1处于未导通的状态。状态2是在使“开关X”导通时发生的异常，因此在后面详细描述。此外，当“开关X”断开时，状态2与状态1实质上相同。因此，线路Le变为“H-0.7V”，线路Lf变为“L”。

＝＝状态3(电源开路)＝＝

图7是表示从端子VCC到NMOS晶体管M1的源极电极的布线发生断线的状态的图。在这种状态下，不会将电源电压Vcc施加到节点FD。因此，假设在没有NMOS晶体管76的情况下，节点FD变为浮空状态。

然而，连接到节点FD的线路Le中连接有始终导通的NMOS晶体管76。因此，线路Le经由NMOS晶体管76连接到施加有电压V1的线路La。因此，如图6所示，线路Le的电压电平变为“H-5.5V”。另一方面，连接到端子OUT的线路Lf经由线圈12接地。因此，线路Lf的电压电平变为“L”。

＝＝状态4(M1短路)＝＝

在图2中，例如，当NMOS晶体管M1处于短路状态时，节点FD的电压为电源电压Vcc。结果，线路Le的电压变为“H”。另一方面，连接到端子OUT的线路Lf经由线圈12接地。因此，线路Lf的电压电平变为“L”。

＝＝状态5(M2未导通)＝＝

状态5是尽管电荷泵电路73进行动作并且对NMOS晶体管M2进行了驱动，但NMOS晶体管M2未导通的状态。状态5是在“开关X”导通时发生的异常，因此在后面详细描述。此外，当“开关X”断开时，状态5与状态1实质上相同。因此，线路Le变为“H-0.7V”，线路Lf变为“L”。

＝＝状态6(输出开路)＝＝

当“开关X”断开时，即使端子OUT和线圈12之间的布线处于断开或脱离的状态，例如，也会将电源电压Vcc施加到NMOS晶体管M1的源极电极。因此，节点FD的电压即线路Le的电压变为“Vcc-0.7V”。

图8是用于说明端子OUT与线圈12之间的布线发生断线或脱离的状态的图。这里，由于“开关X”断开，所以不会将电源电压Vcc施加到端子OUT，因此当没有第一电路131等时，线路Lf变为浮空状态。然而，由于将电源电压Vcc提供给放电电路77，所以如点划线所示，电流从电源电压Vcc流向线路Lf。

首先，当经由PMOS晶体管203和NMOS晶体管201、202有电流流过时，节点X1的电压上升，NMOS晶体管M10导通。结果，线路Lf和线路Ld经由NMOS晶体管M10和电阻204连接。此时，来自电源电压Vcc的电流从线路Lf经由NMOS晶体管M10和电阻204流向线路Ld。

此外，与NMOS晶体管M10同样地，第二电路132的NMOS晶体管M11也导通。因此，线路Ld和线路Lb电连接，并且电流从线路Ld经由电阻213和NMOS晶体管M11流向线路Lb。流入线路Lb的电流经由图4所示的作为源极跟随器进行动作的PMOS晶体管118输出到接地。

由此，在本实施方式中，当端子OUT与接地之间处于开路状态时，端子OUT的线路Lf经由NMOS晶体管M10和电阻204连接到线路Ld。此外，线路Ld经由NMOS晶体管M11和电阻213连接到线路Lb。结果，将线路Lf上拉到施加有电压V2(“H-5.5V”)的线路Lb。

＝＝状态7(M2短路)＝＝

在图2中，例如，当NMOS晶体管M2处于短路状态时，端子OUT的电压变为节点FD的电压。当“开关X”断开时，节点FD的电压变为“Vcc-0.7V”。结果，连接到节点FD的线路Le的电压和连接到端子OUT的线路Lf的电压都变为“Vcc-0.7V”。

<<<“开关X”导通>>>

接着，对“开关X”导通时状态1到状态7各自的线路Le、Lf的电压进行说明。

＝＝状态1(正常时)＝＝

在IPS21正常的状态即“状态1”下，当“开关X”导通即图2中的NMOS晶体管M1、M2导通时，来自端子VCC的电源电压Vcc被施加到节点FD和端子OUT。因此，线路Le、Lf的电压都变为“H”。

＝＝状态2(M1未导通)＝＝

状态2是尽管电荷泵电路73进行动作并且对NMOS晶体管M1进行了驱动，但NMOS晶体管M1未导通的状态。即使在这种情况下，由于NMOS晶体管M2导通，所以来自端子VCC的电源电压Vcc经由二极管60施加到节点FD和端子OUT。因此，线路Le、Lf的电压都变为“H－0.7V”。

＝＝状态3(电源开路)＝＝

图7是表示从端子VCC到NMOS晶体管M1的源极电极的布线发生断线的状态的图。在这种状态下，当“开关X”导通时，节点FD和端子OUT通过线圈12下拉到接地。因此，线路Le、Lf的电压都变为“L”。

＝＝状态4(M1短路)＝＝

状态4是“开关X”中的NMOS晶体管M1短路的状态。由于这种状态与“状态1”实质上相同，所以线路Le、Lf的电压都变为“H”。

＝＝状态5(M2未导通)＝＝

状态5是尽管电荷泵电路73进行动作并且对NMOS晶体管M2进行了驱动，但NMOS晶体管M2未导通的状态。即使在这种情况下，由于NMOS晶体管M1导通，所以来自端子VCC的电源电压Vcc被施加到节点FD。因此，线路Le的电压变为“H”，线路Lf的电压变为“L”。

＝＝状态6(输出开路)＝＝

即使处于端子OUT和线圈12之间的布线发生断线或脱离的状态下，当“开关X”导通时，电源电压Vcc也被施加到节点FD和端子OUT。因此，线路Le、Lf的电压都变为“H”。

＝＝状态7(M2短路)＝＝

状态7是“开关X”中的NMOS晶体管M2短路的状态。由于这种状态与“状态1”实质上相同，所以线路Le、Lf的电压都变为“H”。

<<<检测电路78的输出>>>

检测电路78基于信号Sb的逻辑电平、线路Le的电压电平和线路Lf的电压电平，输出图6所示的逻辑电平的信号So。这里，例如，当“开关X”断开时(当信号Sb为“L”时)，能得到“H-0.7V”、“H-5.5V”和“H”这三个电平作为线路Le的电压电平。此外，在本实施方式中，当信号Sb为“L”时的线路Lf、当信号Sb为“H”时的线路Le和当信号Sb为“H”时的线路Lf也能分别得到三个电平。

因此，首先，对于信号Sb的两个逻辑电平中的每一个，检测电路78将分别从线路Le、Lf输入的三个电平的电压转换为例如2位的数据。然后，检测电路78对转换后的数据进行逻辑合成，从而输出图6所示的逻辑电平的信号So。另外，例如，检测电路78包括用于将输入的三个电平的电压转换为2位数据的转换电路(未图示出)、和用于对转换电路的输出进行逻辑合成的逻辑电路(未图示出)。

上述的检测电路78在信号So为“L”时，若处于状态1、2、5中的任一个状态，则输出“H”的信号So，若处于状态3、4、6、7中的任一个状态，则输出“L”的信号So。检测电路78在信号So为“H”时，若处于状态1、4、6、7中的任一个状态，则输出“L”的信号So，若处于状态2、3、5中的任一个状态，则输出“H”的信号So。另外，在本实施方式中，当信号Sb为“L”时，“L”的信号So表示“开关X”等存在异常，当信号Sb为“H”时，“H”的信号So表示“开关X”等存在异常。

此外，如图1所示的微机20若基于从IPS21输出的信号的逻辑电平检测到“开关X”等存在异常，则例如输出用于使“开关X”断开的信号Sin，并且使开关22断开。结果，电动机控制装置10例如能够安全地驱动电动机的线圈12。““开关X”等的异常”包括例如从电源侧的端子VCC到“开关X”的路径的异常、“开关X”的异常和端子OUT的异常。

＝＝＝总结＝＝＝

以上，说明了本实施方式的电动机控制装置10。例如，当线圈12连接到端子OUT并且使“开关X”断开时，若线路Le的电压变为“H”，则检测电路78能检测出至少NMOS晶体管M1短路(图6中的“断开”的状态4)。由此，在本实施方式中，由于能基于线路Le的电压电平来检测出NMOS晶体管M1的故障，因此不需要例如使施加到节点FD的电压变动等复杂的结构。

例如，当线圈12连接到端子OUT并且使“开关X”导通时，若线路Le的电压变为“H-0.7V”，则检测电路78能检测出NMOS晶体管M1未导通(图6中的“导通”的状态2)。

此外，例如，当线圈12连接到端子OUT时，检测电路78能基于线路Le的电压来检测电源电压Vcc是否被提供给NMOS晶体管M1(图6中的“断开”的状态3和“导通”的状态3)。

此外，可以将电阻连接在例如线路Le和线路La之间，使得线路Le不会处于浮空状态。然而，在这种情况下，只要电阻的电阻值没有变大，从线路Le流向线路La的电流值就会变大，并且功耗增加。在本实施方式中，由于使用NMOS晶体管76，所以能够减小面积并且抑制功耗。

例如，当“开关X”中的NMOS晶体管M2短路时，“开关X”断开，尽管这样，线路Lf的电平变为“H-0.7V”。在这种情况下，检测电路78能基于线路Lf的电压电平来检测NMOS晶体管M2发生了故障(图6中的“断开”的状态7)。

此外，尽管“开关X”导通，但例如当NMOS晶体管M2未导通时，线路Lf的电平变为“L”。因此，检测电路78能检测出NMOS晶体管M2发生了故障(图6中的“导通”的状态5)。

此外，例如，当线圈12从端子OUT脱离时，连接到端子OUT的线路Lf经由第一电路131和第二电路132连接到施加有电压V2的线路Lb。结果，由于电压V2被施加到线路Lf，所以检测电路78能基于线路Lf的电压电平来检测线圈12没有连接到端子OUT(图6中的“断开”的状态6)。

此外，例如，可以仅使用电阻来代替第一电路131的NMOS晶体管M10和电阻204，以使线路Lf不会处于浮空状态。然而，在这种情况下，当使NMOS晶体管M2导通时，为了防止大电流通过电阻流向端子OUT，需要增大电阻值。在本实施方式中，由于使用了与“开关X”互补地进行通断的NMOS晶体管M10，所以例如能减小限制电流的电阻204的电阻值。

此外，在第一电路131设置有NMOS晶体管200，该NMOS晶体管200使NMOS晶体管M2的栅极电容经由线路Ld放电。因此，第一电路131能在更短的时间内使NMOS晶体管M2截止。

此外，例如，可以仅使用电阻来代替第二电路132的NMOS晶体管M11和电阻213，以使线路Ld不会处于浮空状态。然而，在这种情况下，当使NMOS晶体管M2导通时，为了防止大电流通过电阻流向线路Lb，需要增大电阻值。在本实施方式中，由于使用了与“开关X”互补地进行通断的NMOS晶体管M11，所以例如能减小限制电流的电阻213的电阻值。

此外，在本实施方式中，由于设置了对NMOS晶体管M1的栅极电容进行放电的NMOS晶体管130，所以能防止在电荷泵电路73的动作停止时，NMOS晶体管M1错误地导通。

此外，通过使用NMOS晶体管130而不是电阻作为用于对NMOS晶体管M1的栅极电容进行放电的元件，从而能用很小的面积来减小放电电流。

此外，当电荷泵电路73使“开关X”导通时，电压生成电路71将作为电荷泵电路73的基准的电压V2的电平从“Vcc-5.5V”改变为较低的“Vcc-10.5V”。因此，电荷泵电路73能够在短时间内生成用于使NMOS晶体管M1、M2导通的电压。此外，“Vcc-5.5V”相当于“第一电平”，“Vcc-10.5V”相当于“第二电平”。

上述实施方式是为了便于理解本发明，而不是为了限定地解释本发明。另外，本发明可以在不脱离其主旨的情况下进行变更或改进，并且本发明当然包含其等价物。

例如，在本实施方式中，IPS 21的输出电压经由ECU13的开关22施加到作为负载的线圈12，但不限于此。例如，IPS 21的输出电压可以直接施加到线圈12。

标号说明

10 电动机控制装置

11 电池

12 线圈

13 ECU

20 微机

21 IPS

50、51 IC

60、61、83、101、102、112、116、117 二极管

70、71 电压生成电路

72 控制电路

73 电荷泵电路

74、75、80～82、103、113、204、213 电阻

76、130、201、202、210、211、M1、M2、M10、M11 NMOS晶体管

77 放电电路

100、110、111、115 齐纳二极管

104、118、203、212 PMOS晶体管

114 开关

131 第一电路

132 第二电路

La～Lf 线路

IN、ST、VCC、OUT、GND 端子。

Claims (14)

1.一种集成电路，其特征在于，包括：

第一线路，该第一线路连接到第一MOS晶体管的漏极电极和第二MOS晶体管的漏极电极，所述第一MOS晶体管的源极电极与被施加有电源电压的第一端子相连接，所述第二MOS晶体管的源极电极与连接有负载的第二端子相连接；

第二线路，该第二线路被施加有低于所述电源电压的第一电压；

第一元件，该第一元件连接所述第一线路和所述第二线路，使得所述第一线路不会处于浮空状态；以及

检测电路，该检测电路在所述第一MOS晶体管和所述第二MOS晶体管截止时，基于所述第一线路的电压电平至少检测所述第一MOS晶体管是否存在异常。

2.如权利要求1所述的集成电路，其特征在于，

当所述第一MOS晶体管和所述第二MOS晶体管导通时，所述检测电路基于所述第一线路的电压电平至少检测所述第一MOS晶体管是否存在异常。

3.如权利要求1或2所述的集成电路，其特征在于，

所述检测电路检测所述电源电压是否被提供给所述第一MOS晶体管。

4.如权利要求1至3中任一项所述的集成电路，其特征在于，

所述第一元件是将栅极电极和源极电极进行连接的耗尽型第三MOS晶体管。

5.如权利要求1至4中任一项所述的集成电路，其特征在于，包括：

第三线路，该第三线路连接到所述第二端子；

第四线路，该第四线路连接到所述第二MOS晶体管的栅极电极；

第五线路，该第五线路被施加有低于所述电源电压的第二电压；

第一电路，该第一电路连接所述第三线路和所述第四线路，使得所述第三线路不会处于浮空状态；以及

第二电路，该第二电路连接所述第四线路和所述第五线路，使得所述第四线路不会处于浮空状态，

当所述第一MOS晶体管和所述第二MOS晶体管截止时，所述检测电路基于所述第三线路的电压电平至少检测所述第二MOS晶体管是否存在异常。

6.如权利要求5所述的集成电路，其特征在于，

当所述第一MOS晶体管和所述第二MOS晶体管导通时，所述检测电路基于所述第三线路的电压电平至少检测所述第二MOS晶体管是否存在异常。

7.如权利要求5或6所述的集成电路，其特征在于，

所述检测电路检测所述负载是否经由所述第二端子连接到所述第三线路。

8.如权利要求5至7中任一项所述的集成电路，其特征在于，

所述第一电路包括与所述第一MOS晶体管和所述第二MOS晶体管互补地导通断开的第一开关。

9.如权利要求8所述的集成电路，其特征在于，

所述第一电路还包括将栅极电极和源极电极进行连接的耗尽型第四MOS晶体管。

10.如权利要求8或9所述的集成电路，其特征在于，

所述第二电路包括与所述第一MOS晶体管和所述第二MOS晶体管互补地导通断开的第二开关。

11.如权利要求5至10中任一项所述的集成电路，其特征在于，包括：

第六线路，该第六线路连接到所述第一MOS晶体管的栅极电极；以及

放电元件，该放电元件连接所述第六线路和所述第三线路。

12.如权利要求11所述的集成电路，其特征在于，

所述放电元件是将栅极电极和源极电极进行连接的耗尽型第五MOS晶体管。

13.如权利要求5至12中任一项所述的集成电路，其特征在于，包括：

电荷泵电路，该电荷泵电路被提供所述电源电压，并以所述第二电压为基准使所述第一MOS晶体管和所述第二MOS晶体管导通；

第一电压生成电路，该第一电压生成电路将所述第一电压施加到所述第二线路；以及

第二电压生成电路，该第二电压生成电路在所述电荷泵电路使所述第一MOS晶体管和所述第二MOS晶体管截止时，将第一电平的所述第二电压施加到所述第五线路，在所述电荷泵电路使所述第一MOS晶体管和所述第二MOS晶体管导通时，将低于所述第一电平的第二电平的所述第二电压施加到所述第五线路。

14.一种半导体装置，其特征在于，包括：

第一MOS晶体管和第二MOS晶体管，该第一MOS晶体管和第二MOS晶体管彼此的漏极电极连接在被施加有电源电压的第一端子和连接有负载的第二端子之间；

第一线路，该第一线路与所述彼此的漏极电极相连接；

第二线路，该第二线路被施加有低于所述电源电压的第一电压；

第一元件，该第一元件连接所述第一线路和所述第二线路，使得所述第一线路不会处于浮空状态；以及

检测电路，该检测电路在所述第一MOS晶体管和所述第二MOS晶体管截止时，基于所述第一线路的电压电平至少检测所述第一MOS晶体管是否存在异常。

Images