DE1935318B2 - Zerstörungsfrei auslesbare Speicherzelle mit vier Feldeffekttransistoren - Google Patents

Description

Die Erfindung betrifft eine zerstörungsfrei auslesbare Speicherzelle mit zwei kreuzgekoppelten, eine; bistabile Kippschaltung bildenden Feldeffekttransistoren und zwei der Ansteuerung dieser Kippschaltung dienenden Treibertransistoren, und mit einer Nachladeschaltung für die Steuerelektrodenkapazität der zwei kreuzgekoppelten Feldeffekttransistoren.

Seit der Entdeckung des Prinzips des Feldeffekttransistors (FET) und der Vervollkommung dieser unipolaren, aktiven Bauelemente wurde eine Reihe von Schaltungen bekannt, die sich zur Informationsspeicherung dieser Bauelemente bedienen, wobei in den meisten Fällen auf bekannte Grundschaltuncen, irrt wesentlichen auf bistabile Kippschaltungen, die auch kürzer als Flip-Flop-Schaltungen bezeichnet werden, zurückgegriffen wurde. Derartige Schaltungen benutzen meistens 6 bis 8 Transistoren in Verbindung mit weiteren Schaltelementen. Diesen Speicherzellen ist gemeinsam, daß eine große Zahl der insgesamt verwendeten Transistoren für Hilfsschaltungen benutzt werden, die dafür sorgen, daß im Ruhezustand die Ladung der Steuerelektrodenkapa/ität der Transistoren der Flip-Flop-Schaltung der Zelle erhalten bleibt. Die Hilfsschallungen liefern einem über einen hohen Widerstand fließenden Strom, der zur Kompensation des an den Kapazitäten der Steucrdektroden stets vorhandenen Entladungsstromes be-Ohne eine solche Maßnahme wurden sich die gers^nntc-n Kapazitäten in einer endlichen Zeit entladen, und die eingespeicherte Information wäre nicht mehr eindeutig verfügbar. Ei versteht sich somit von seli-st.

daß die "Aufrochterhaltung dor Ladung der Steuerelektrodenkapazitäten eine für die Skiherstellung guter Speichereigenschaften sowie eines zerstörungsfreien Auslesens unabdingbare Voraussetzung darstellt. Da allgemein in der Halbleitertechnik. iru>besondere jedoch in der Technik der Halbleiterspeicher, das Erfordernis eines platzsparenden Aufbaus mit an erster Stelle steht, zielt ein großer Teil der Anstrengungen darauf ab. zu diesem Zweck entweder mit einer kleineren Anzahl von Schaltelementen die gleiche Schaltaufgabe zu lösen oder die Schaltelemente selbst an sich kleiner auszulegen.

Es wurde bereits verbucht, mittels sehr hochohmiger FET- und Widerstandsanordnungen das Problem der Ladungs- bzw. Informationserhaltung zu lösen

ao Wie sich z.B. aus dem Aufsatz von J. A. Reichmann in Scientific American, Juli 1967, Seite 27 und 28, ergibt, ist dort eine aus vier FETs bestehende

J Speicherzelle offenbart, bei der weitere sechs FETs für die Ansteuerung benötigt werden. In einem Aufsatz von John D. Schmidt aus »Solid-State Design«, Januar 1965, Seite 21 bis 25, ist eine Speicherzelle mit sechs FETs (onne Ansteuerung) bekanntgeworden, bei der zwei FETs mit niedriger Leitfähigkeit als Lastwiderstände (V₄₀ der Leitfähigkeit der Haupt-FETs) geschaltet und benutzt. Man hat auch schon spezielle Nachladeschaltungen vorgesehen, wie sie beispielsweise in den deutschen Offenlegungsschriften 1 816 356 und 1 817 510 vorgeschlagen sind. Bei den dort beschriebenen Speicherzellen erfolgt die Nachladung der Steuerelektrodenkapazität impulsförmig von einer besonderen Impulsquelle aus. FET-Speicherzellen mit hohen Lastwiderständen, die nur in Hybridtechnik vernünftig darstellbar sind oder aber mit als Dioden geschalteten FETs als Ersatz für diese

«o Widerstände, haben immer noch sehr hohe Leistungsverluste, die bei einer aus über 1000 oder 2000 FETs autgebauten Speicherschaltung zu untragbaren Verhältnissen führen würde. Insbesondere sind aber die aus den beiden Offenlegungsschriften bekannten Speicherzellen insofern noch ungünstig, da sie für die impulsförmige Nachladung zusätzliche Schaltelemente benötigen. Die Verwendung von hochohmigen FET's oder Widerstandsanordnungen ist außerdem ungünstig wegen der nicht mehr leicht zu beherrsehenden Streuung der Betriebsparameter und der Toleranzen bei der Massenfertigung.

Die in den alteren Offenlegungsschriften 1 816 356 und !817 510 offenbarten Speicherzellen benutzen komplementäre, unipolare aktive Elemente, nämlich komplementäre Feldeffekttransistoren. Bei der Verwirklichung solcher Schaltungen mit komplementären Transistoren ist es jedoch erforderlich, daß bei der Herstellung der monolithischen Schaltungen zwei zusätzliche Diffusionsschritte durchgeführt werden müssen, mit all den hierzu zusätzlich nötigen Maskicrungs-, Ätz- und sonstigen Problemen.

Ferner ist in diesem Zusammenhang noch zu erwähnen, daß auch bereits Speicherzellen mit nur vier Feldeffekttransistoren bekanntgeworden sind. So beschreibt z.B. IBM Technical Disclosure Bulletin, Band 8, Nr. 12 vom Mai 1966 auf den Seiten 1838, 1839 eine Speicherzelle mit zwei kreuzgekoppelten Feldeffekttransistoren, die über hohe Lastwider-

ί 935 318

stände an eine Spuiinungsqudle angeschlossen sind. Die Ansteuerung erfolgt übei zwei weitere Feldeffekttransistoren, die so angeschlossen sind, daß die beiden hochohrnigen Widerstände die Schaltzeit der /lelic nicht beeinflussen. Das der Eifindung zugrunde liegende Problem ist in dieser Veröffentlichung nicht angesprochen. Weiterhin ist aus IBM Technical Disclosure Bulletin, Band H)₁Nr. 1 vom Juni 1967, Seiten 85 und 86, eine aus vier Feldeffekttransistoren bestehende Speicherzelle bekanntgeworden, wobei die eigentliche Speicherzelle aus zwei kreuzgekoppelten Feldeffekttransistoren besteht und die Lastwiderstände aus als in Durchlaßrichtung gepolte Dioden geschaltete Feldeffekttransistoren bestehen. Selbstverständlich könnten diese Dioden durch einen hochohmigen Widerstand wie in der vorhergegangenen Veröffentlichung ersetzt werden. Bei dieser zweiten bekannten Schaltung erfolgt die Ansteuerung durch Schreib- oder Leseimpulse mit gleicher Polung, die »ich nur durch ihre Amplitude und ihre zeitliche Dauer unterscheiden. Auch in dieser Schaltung ist das der Erfindung zugrunde liegende Problem der Nachladung der Steuerelektrodenkapazität nicht erwähnt.

Da für eine impulsmäßig betriebene Nachladeschaltung einerseits ein beträchtlicher Schaltungsaufwand erforderlich ist, da außerdem bei Verwendung von komplementären Feldeffekttransistoren fertigungstechnische Schwierigkeiten auftreten, wenn etwa 1000 oder 2000 aktive Schaltelemente auf einem Halbleiterplättchen aufgebracht werden sollen und wenn die hohen Leistungsverluste im Ruhestand vermieden werden sollen, wie sie in den bekannten, zum Stande der Technik erwähnten Schaltungen noch vorkommen, muß man andere Wege gehen.

Der vorliegenden Erfindung liegt also die Aufgabe zugrunde, eine Schaltung für eine zerstörungsfrei aus lesbare monolithische Speicherzelle mit Feldeffekttransistoren (FET) anzugeben, bei der die Steuerelektrodenkapazität automatisch nachgeladen wird und zu deren Herstellung lediglich ein zusätzlicher Diffusionsschritt erforderlich ist, und die dabei insbesondere nur eine minimale Anzahl von unipolaren Transistoren benötigt. Die Zelle soll im Ruhezustand lediglich einen gelingen Energieverbrauch aufweisen, und sie soll sich nicht zu schwierig in großen Stückzahlen auf einem Halbleiterplättchen herstellen lassen. Dies wird gemäß der vorliegenden Erfindung dadurch erreicht, daß die eine oistabile Kippschaltung bilden den Feldeffekttransistoren bezüglich ihrer Senkenelektroden mit je einer, in Sperrichtung angeordneten, als Arbeitswiderstand wirkenden Diode in Reihe geschaltet sind, und daß die bei vorgegebener Spannung fließenden Leckstrome dieser Dioden wesentlich höher, vorzugsweise doppelt so hoch gewählt sind wie die Leckströme der als Dioden wirkenden Senken-Substratübergänge der beiden zugehörigen Transistoren und daß die Betriebsspannungen so gewählt sind, daß sich der die Dioden durchfließende Strom etwa Iu gleichen Teilen über den als Diode wirkenden Senken-Substratübergang und den als Diode wirkenden Senken-Substratübergang des zugehörigen Treibertransistors aufteilt. Von besonderem Vorteil ist es, wenn die Einstellung des gewünschten Leckstromverhiiltnisses durch unte¹ schiedliche Dotierung und/oder ieometrische Abmessungen der den nichtlinearen pannungsteiler bildenden Dioden erzielt ist. Vorteilliaftcrwcise wählt man dabei die Arbeitsteilheit der «lic bistahüe Kippschaltung bildenden Transistoren zu etwa 2 mA/'V und diejenige der Treibertransistoren 7uetvva 1 m.A/V. Daraus ergeben sich im wesentlichen drei Vorteile.

1. Infolge der extrem niedrigen Leckströme wird der Leistungsverbrauch der Speicherzelle im Ruhezustand auf einem minimalen Wert gehalten.

2. Infolge der dauernden Nachladung der Steuerelcktrodenkapazität des im eingeschalteten Zustand befindlichen Transistors bleibt die eingespeicherte Information über beliebig iang dauernde Ruhezustände erhalten.

3. Die über den nichtlinearen Spannungsteiler bestehend aus der Lastdiode und aus der dem Quellen-Substrat-Übergang des Transistors entsprechenden Diode-erfolgende Nachladung der Steuerelektrodenkapazität ermöglicht die Abnahme stärkerer Steuerimpulse für den Lesuvorgang, ohne daß eine Zerstörung der Information ao durch den Lesevorgang a.a befürchten wäre.

Die Erfindung wird an Hand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen näher beschrieben. Dabei zeigt

Fig. IA Die Prinzipschaltung einer Speicherzelle a5 gemäß der Erfindung,

Fig. IB einen Teilbereich der Schaltung von Fig. IA zur Erläuterung des Verlaufs der Leckströme und der zugehörigen Sparmungsabfälle im Ruhezustand der Speicherzelle,

Fig. IC eine Darstellung der Strom-Spannungs-Uennlinien einer in Sperrichtung betriebenen, als Lastwiderstand arbeitenden Diode und eines ebenfalls in Sperrichtung vorgespannten PN-Überganges eines auf diese Lastdiode arbeitenden Feldeffekttransistors (FET),

Fig. 2 ein Impulsdiagramm zur Erläuterung der Arbeitsweise der Schaltung,

Fig. 3 eine Speichermatrix, die aus einer größeren Anzahl von Speicherzellen nach Fig. 1 aufgebaut ist. Die Gesamtanordnung der Speicherzelle ist in Fig. IA mit 1 bezeichnet. Die Schaltung der Zelle enthält vier Feldeffekttransistoren (FET), die in der sogenannten Anreicherungsbetriebsart betrieben werden. Die beiden, möglichst die gleichen Betriebseigenschaften aufweisenden Feldeffekttransistoren (FET) 2 und 3 liegen mit ihren z. B. P-Ieitenden Quellenelektroden gemeinsam an Erdpotential, die N-!eitenden Kanal- oder Substratzonen 6 und 7 der Feldeffekttransistoren (FET) 2 und 3 sind an ein mit K_w;), bezeichnetes Potential angeschlossen. Beide Transistoren 2 und 3 sind kreuzgekoppelt, wobei die Senkenelektrode jedes der Feldeffekttransistoren (FET) mit der Steuer- oder Torelektrode des jeweils anderen Feldeffekttransistors gekoppelt ist, wobei die Knoten-5; punkte A und B entstehen. Diese Krcuzkopplung ist typisch für Kippschaltungen.

Die als Treiber arbeitenden Feldeffekttransistorer (FET) 12 und 13 dienen zum Einschreiben bzw. zun Auslesen der Information in die bzw. aus der Spei chcrzelle. Die Feldeffekttransistoren (FET) J2 vine 13 sind im wesentlichen mit den Feldeffekttransisto ren (FET) 2 und 3 gleichartig. Jedoch wählt man di< Steilheit der kreuzgekoppelten Feldeffekttransistorei (FET) 2, 3 größer als die der Treibertransi -toren 12 13. Hierdurch erreicht man einen ungleichmäßigei Spannungsabfall über Treiber- und Flip-Flop-Transi stören während des Auslescvorgangcs.

Durch diese Maßnahme sorgt man für eine mög

liehst niedrige Spannungsschwankung an den Knotenpunkten A oder B, so daß die Gefahr der unerwünschten Umschaltung der Flip-Flop-Schaltung durch Störimpulse klein gehalten ist.

In Fig. IA sind die Senkenelektroden 8, 10 der Transistoren 2,3 mit den Dioden Dl, D2 verbunden; beide Dioden liegen an einer gemeinsamen Spannungsquelle, die mit — V bezeichnet ist. Die Polarität der Dioden Dl, Dl ist so gewählt, daß die Dioden in Spcrrichtung vorgespannt sind, wobei in diesem Falle lediglich Leckströme fließen können. Bei der Auslegung einer dieser Schaltung entsprechenden integrierten Schaltung können die Dioden Dl, D2 meist als PN-Übergänge in das Substrat im gleichen Arbeitsgang eindiffundiert werden, in dem die PN-Ubergange der Transistoren 2 und 3 erzeugt werden. In manchen Fällen kann es jedoch für die Gcsamtauslegung nützlich sein, zur Erzeugung dieser Dioden einen weiteren Diffusionsschritt vorzusehen.

Wie aus der Fig. IA hervorgeht, sind die Quellenelektroden 14, 15 der Treibertransistoren 12, 13 mit den Knotenpunkten A, B verbunden. Die Senkenelektroden 16, 17 der Transistoren 12, 13 liegen an den Bitleitungen 18,19, die ihrerseits zu den Impulsquellen 20, 21 führen, die Spannungsimpulse für die Umschaltung der Transistoren 2, 3 der Flip-Flop-Schaltung von einem Zustand in den anderen liefern. Die Bitleitung 19 führt über den Schalter 22 an die Impulsquelle 21, der während eines Lesezyklus den Leseverstärker 23 an die Bitleitung anlegt. Dieser hat die Aufgabe, einen Stromfluß durch den Feldeffekttransistor (FET) 3 nach Erdpotential festzustellen, sofern dieser Transistor 3 eingeschaltet ist. Zu allen anderen Zeiten ist die Bitleitung 19 über den Schalter 22 mit der Impulsquelle 21 verbunden.

Die Steuerelektroden 24, 25 der als Treiber arbeitenden Feldeffekttransistoren (FET) 12, 13 sind über die Leitung 26 mit der Impulsquelle 27 verbunden, während die Substrate 28, 29 der Treibertransistoren 12, 13 an einer Substratspannung liegen, die mit V_!ub bezeichnet ist. An der gleichen Spannung Hegen ebenfalls die Substrate 6, 7 der Transistoren 2, 3.

Leitet einer der Feldeffekttransistoren (FET) 3, so wird eine als gestrichelter Kondensator 30 eingezeichnete Kapazität zwischen Steuerelektrode und der Quellenelektrode des Transistors 3 eine bestimmte Ladung enthalten.

Damit die gespeicherte Information nicht durch Leckströme verloren geht, oder anders ausgedrückt, damit eine unerwünschte Umschaltung des Flip-Flops vermieden wird, muß dafür gesorgt werden, daß die in der Steuerelektrodenkapazität enthaltene Ladung und damit das an der Steuerelektrode liegende Potential erhalten bleibt.

Zum Einschreiben und Auslesen der Information aus bzw. in die Speicherzelle 1 der Fig. IA dienen Impulszüge, wie sie in F i g. 2 für einen Lese- und für einen Schreibzyklus dargestellt sind.

Es sei angenommen, daß der Transistor 2 leitet und gesperrt werden soll.

Die Umschaltung der Speicherzelle 1 wird durch eine Schreiboperation bewirkt. Durch einen positiven ' Spannungsimpuls auf einer der Bitleitungen 18, 19 und durch gleichzeitiges Anlegen eines Impulses über die Wortleitung 26 wird die Umschaltung eingeleitet. Dieser Impuls wird von der Impulsquelle 27 an die Steuerelektroden 24 und 25 der Treibertransistoren 12, 13 angelegt.

Weil Transistor 2 leitet, liegt an der Steuerelektrode 9 des Transistors 3 eine Spannung von etwa 0 Volt, so daß der Transistor 3 gesperrt bleibt. Um den Transistor 2 zu sperren und den Transistor 3 leitend zu machen, werden die in der Fig. 2 gezeigten Impulse der Speicherzelle 1 zugeführt, und zwar über die Wortlcitung 26 und über die Bitleitungen 18. 19. PNP-Feldeffckttransistoren (FET) der in Fig. 1 A benutzten Art können dadurch entsperrt werden, daß eine Spannung an die Steuerelektrode gelegt wird, welche stärker negativ als das Potential der Quellenelektrode des Transistors ist.

Somit liefert die Impulsquelle 27 über die Wortleitung 26 eine negative Spannung von etwa — V_w an die Steuerelektroden 24, 25 der Treibertransistoren 12, 13. Dieser Impuls ist in Fig. 2 mit 31 bezeichnet und bewirkt den Übergang der Treibertransistoren 12. 13 in den leitenden Zustand. Gleichzeitig mit dem Anlegen des Wortimpulses liefert auch die Impuls-

ao quelle 21 einen Spannungsimpuls 32 über die Bitleitung 19 sowie über den Transistor 13 an den Knotenpunkt B der Speicherzelle 1. Die an den Knotenpunkt gelegte Spannung entspricht dem Erdpoiential. In der Zwischenzeit liefert die Impulsquelle 20 keinen Im-

»5 puls, während eine unter 33 in Fig. 2 gezeigte Spannung — V über die Bitleitung 18 und den Transistor 12 und damit an den Knotenpunkt A der Speicherzelle 1 gelangt. Insgesamt wird so ein negatives Potential — Kam Knotenpunkt A erscheinen, während der Knotenpunkt B im wesentlichen auf Null-Potential verbleibt. Das am Knotenpunkt A liegende negative Potential wird ebenfalls an dei Torelektrode oder Steuerelektrode 9 des Transistors 3 wirksam, wodurch dieser Transistor eingeschaltet wird. Das Erdpotential am Knotenpunkt B wird gleichzeitig wirksam an der Steuerelektrode 11 des Transistors 2, wodurch dieser gesperrt wird. Die Zustände der beiden kreuzgekoppelten Feldeffekttransistoren (FET) 2, 3 haben so ihre Rolle unter der Wirkung geeigneter, an die Knotenpunkte A, B angelegter Spannungen vertauscht, wobei gleichzeitig eine Aufladung der Steuerelektrodenkapazität 30 auf eine Spannung erfolgte, welche derjenigen an dem Knotenpunkt A entspricht.

♦5 Zur Feststellung des Zustandes der Speicherzelle 1 ist ein Lesevorgang durchzuführen. Zu diesem Zweck wird lediglich aus der Impulsquelle 27 ein negativer Impuls auf die Wortleitung 26 gegeben.

Dieser bei 34 in F i g. 2 gezeigte Impuls schaltet die Treibertransistoren 12,13 ein, so daß ein Strom übei den leitenden Flip-Flop-Transistor 3, den Treiber transistor 13 sowie über die Bitleitung 19 fließt. Diesci in Fi g. 2 unter 35 dargestellte Stromimpuls wird mit tels des Leseverstärkers 23 abgefühlt, der mit der Bit leitung 19 über den Schalter 22 verbunden ist. Di< Umschaltung des Treibertransistors 12 durch den im puls 34 in den leitenden Zustand läßt eine Spannua — V, wie sie bei 33 in Fi g. 2 gezeigt ist, an dem Kno tenpunkt A und damit gleichzeitig an der Steuerelek trode 9 des Transistors 3 wirksam werden, wobei di Ladung der Steuerelektrodenkapazität 30 auf eine höchstmöglichen Wert gebracht wird. Es handelt sie daher bei dem Auslesevorgang um eine zerstörung; freie Auslesung, d. h., eine Beeinträchtigung des Spe cherinhalts erfolgt durch die Auslesung nicht.

Eine Umschaltung des Feldeffekttransisto (FET) 2 zurück in den leitenden Zustand wird im w< sentlichen in der gleichen Weise bewirkt, wie dies i

Vorstehenden im Zusammenhang mit der Umschaltung des Feldeffekttransistors (FEiT) 3 in den leitenden Zustand beschrieben wurde. Die einzige Ausnahme bestellt darin, daß der Schaltimpuls aus der Impulsquelle 20 über die Bitlcilung 18 an den Knoten^nkt A und infolgedessen auch an die Steuerelektrode 9 des Feldeffekttransistors (FET) 3 angelegt wird. Für diese Umschaltung werden die Impulse 36 und 37 in Fig. 2 von den Impulsqiiellen 27 und 20 geliefert.

Bezüglich F i g. 2 ist zu ergänzen, daß die Spannungen, welche an jede der Bitleitungen 18, 19 angelegt werden, während des eigentlichen Schaltvorganges auf den erforderlichen Spatinungspcgein gehalten werden, und zwar geschieht dies längere Zeit, als das »5 Spannungsniveau der Wortleitung 26 auf konstantern Wert gehalten wird. Hiermit wird erreicht, daß die Steuerelektroden 9, 11 der Transistoren 3. 2 mit Sicherheit keiner Spannungsänderung ausgesetzt sind, bevor die Feldeffekttransistoren (FET) 12, 13 infolge '" spannungsloser Wortleitung 26 ausgeschaltet sind.

Wie bereits erwähnt, kommt der Erhaltung der elektrischen Ladung der Stcuerelektrodcnkapazität desjenigen Flip-Flop-Transistors, der gerade leitend ist, eine wesentliche Bedeutung zu. Insbesondere muß ²S dafür gesorgt werden, daß während des Ruhezustände« der Speicherzustand der Speicherzelle aufrechterhalten bleibt. Wie ebenfalls bereits erwähnt, sollten beim Lesevorgang Spannungen angewendet werden, die eine Aufrechterhaltung der Ladung der Steuer- 3» elektrodenkapazität des leitenden Transistors sichersteilen, ts ist jedoch klar, aaß Fälle auftreten können, in denen ein Lesevorgang durchgeführt werden soll, nachdem die in der Steuerelektrodenkapazität gespeicherte Ladung bereits durcii Leckströme abgeflossen ist. Um derartigen Schwierigkeiten zu beg?anen. svird die Ladung - dem Stande der Technik entsprechend - konstant gehalten, indem man zusätzlich Feldeffekttransistoren (FET) in die Schaltungsfunktion einbezieht. Hierdurch ergeben sich jedoch naturgemäß beträchtliche zusätzliche Ströme und ein höherer Energieverbrauch.

Die Schaltung gemäß der vorliegenden Erfindung benötigt keinerlei zusätzliche aktive Schaltelemente, da. wie im folgenden an Hand der Fig. i B gezeigt wird, durch eine besondere Dimensionierung der Leckströme in den Lastdioden und in den Senken-Substrat-Übergängen der Flip-Flop-Transistoren eine Konstanthaltung der Ladung der Steuerelektrodenkapazitäten erzielt werden kann.

Fig. IB zeigt schematisch den Flip-Flop-Transistor 3, den Treibertransistor 13 und die Lastdiode Dl, wobei diejenigen PN-Übergänge, die aus FET-Transistoren bestehen, hier als Dioden dargestellt sind. Es sei nun angenommen, daß der Transistor 3 sich im nichtleitenden Zustand befindet und daß gerade ein Schreibzyklus abgeschlossen ist, bei dem eine Spannung — V an der Steuerelektrode 11 des leitenden Transistors 2 angelegen hat. In Fig. 1 B ist diese Spannung mit — V_n bezeichnet. Die Lastdiode Dl ist in Fig. 1 B in gleicher Weise wie in der Fig. IA dargestellt. Dagegen ist der Flip-Flop-Transistor 3 in die Dioden a, b und der Treibertransistor 13 in die Dioden c. d aufgeteilt, wobei die Transistordioden geaensinnig gepolt sind. Das Substrat 7 des Transi- «5 stors 3 wird auf einem Potential V_sub gehallen, das positiv sein soll. Diese in Fig. IB herausgezeichnete Teilschaltung stellt nun im wesentlichen ei.ie SerienschalHing dar. die aus der Sparmungsquelle — V. aus der in Sperrichtung vorgespannten Diode Dl. aus der in Sperrichtung vorgespannten Diode a, aus dem Substrat 7 sowie aus der die Spannung K₁₁₁,, liefernden Substratspannungsquellc bestellt. Der über diese Schaltelemente fließende Strom ist natürlich ein Leckstrom, dessen Wert durch die Leckwiderstände der in Sperrichtung vorgespannter·. Dioden Dl und α festgelegt wird. Da es erwünscht ist, die Spannung

— K₁₁ auf einem definierten festen Niveau zu halten, und da die Gesamtspannung — K über den obengenannten Serienweg nach Maßgabe der Einzelwiderslände der in Sperrichtung vorgespannten Dioden D und α abfällt, besteht die Möglichkeit, die von den Diodenstrecken bewirkte Sparinungsteilung so einzurichten, daß die Gesamtspannung — V im wesentli chen über der Diode α abfällt. Hierzu wird der Leckstrom der Diode α so gewählt, daß er wesentlich niedriger liegt als der Leckst.rom der Diode Dl. Diescr Abgleich der Leckströme kann während der Herstellung der integrierten Schaltung durch Wahl des Flächenbereiches der PN-Übergänge oder durch Steuerung des Doticrungsniveaus während der Diffusion vorgenommen werden. Der Gesamtstrom durch die oben angegebene Serienschaltung wird dann fast ausschließlich durch den Leckstrom der Diode α festgelegt. Die Strom-Spannungscharakteristik der Diode Dl sollte so beschaffen sein, daß bei einem durch die Diode α festgelegten Stromweri nur ein sehr kleiner Anteil der Spannung über der Diode Dl abfällt, oder mit anderen Worten, daß fast die gesamte Spannung

— K über der Diode α abfällt. Für praktische Zwecke sollte der Strom durch die Diode Dl etwa doppelt so groß sein wie der durch die Diode α fließende Strom, da ein gleicher Leckstromweg parallel zur Diode α durch den in Spexrichtung vorgespannten PN-Übergang c des Treibertransistors 13 gegeben ist. Dieser Stromweg setzt sich fort durch das Substrat 29 und verläuft weiter zur Stromquelle V_suh. Durch diese Bedingung für die Stromverzweigung und die Spannungsteilung am Knotenpunkt B erhält man an diesem Punkt im Ruhezustand eine Spannung, welche einen konstanten Ladungszustand der Steuerelektrodenkapazität sicherstellt.

Fig. IC zeigt typische Verläufe von Spannungs-Stromkennlinien von Dioden, wie sie sich für die Dioden D₁, α und c in Verbindung mit der Schaltung nach Fig. IA eignen. Die mit Diode α bezeichnete Kurve stellt einen Strom dar, der im wesentlichen füi einen Spannungsbereich, der nicht in unmittelbare! Nähe des Nullpunkts verläuft, von der Spannung unabhängig ist. Die Kennlinie, die die Bezeichnung Lastdiode Dl trägt, weist ebenfalls einen im wesentlichen unabhängig von der Spannung verlaufenden Bereich auf. wenn man von einem kleinen Anlaufbereich absieht. Die an zweiter Stelle genannte Diodenkennli nie ist bezüglich der Spannungsachse in umgekehrte! Richtung aufgetragen, um so einen Schnittpunkt zwi sehen dem Anlaufbereich der Kennlinie der Diode D und dem geradlinigen Bereich der Diode α und dami eine günstigere Darstellung für die Spannungsverhält nisse zu bekommen.

Da der Strom la entsprechend dem Verlauf dei Kennlinie der Diode α viel geringer ist als der vor der Diode Dl erreichbare Strom, so ist der Span nungsabfall - K₃₂ über der Diode Dl sehr klein in Vergleich mit der abfallenden Gesamtspannung — V Der Spannungsabfall über der Diode α ist in Fi g. IC

1 935 310

ίο

mit - V₁₁ bezeichnet. Dieser Wert ist im wesentlichen gleich - V. Infolgedessen steht an der Stcuerelektrodenkapazitat des jeweils eingeschalteten Flip-Flop-Transistors wahrend des Ruhezustandes die Spannung

- V₁₁ zur Verfügung. Hierdurch wird im Ruhezustand die Ladung der Stcuerelektrodenkapazität des jeweils leitenden Transistors im wesentlichen konstant bleiben.

Es sei darauf hingewiesen, daß der Leckstrom irn Ruhezustand der einzige Strom ist, der durch den leitenden Transistor der Flip-Flop-Schaltung der Speicherzelle fließt. Unter der Annahme, daß in Fig. IB der Transistor 3 leitend ist, ergibt sich ein im wesentlichen als Kurzschluß zu bezeichnender Stromweg nach Erdpotential. Somit wird der Leckstrom durch den in Sperrichtung vorgespannten PN-Übergang der Diode D2 festgelegt, die ihrerseits zwischen die Spannungsqucllc — V und Erdpotential eingefügt ist.

Es wurde eine Versuchsschaltung gemäß der Erfindung gebaut, wobei handelsübliche Feldeffekttransistoren (FET) benutzt wurden. Die kreuzgekoppelten Transistoren besaßen Arbeitssteilheiten von etwa 2 niA/V. während die als Treiber benutzten Feldeffekttransistoren (FET) eine Steilheit von etwa I mA/V aufwiesen. Für den Betrieb erforderte die Versuchsschaltung eine negative Amplitudenänderung von 8 bis K) Volt zwischen Erdpotential und Wortleitung, während eine positive Amplitudenänderung bezüglich des Erdpotentials von etwa 6 Volt auf den BitleiTungen erforderlich war. Eine Substratspannung von +6 bis +8 Volt war hierbei an die Substrate der Feldeffekttransistoren angelegt.

In Fig. IA ist lediglich ein Abfühlverstärker 23 eingezeichnet, der über den Schalter 22 mit der Bitleitung 19 in Verbindung steht. Es versteht sich jedoch, daß ein gleichartiger Leseverstärker mit der Bitleitung 18 verbunden werden kann, wie dies auf der rechten Seite der Fig. 1 A für den Leseverstärker 23 dargestellt ist. Die in der Zeichnung dargestellte Anordnung kommt mit der Hälfte der Leseverstärker aus, wobei die Gesamtarbeitsweise der Schaltung keinerlei Beeinträchtigung erfährt, da das Fehlen eines Ausgangssignals auf der Bitleitung 19 die gleiche Bedeutung besitzt wie das Vorliegen eines Ausgangssignals auf der Bitleitung 18. Es sei jedoch bemerkt, daß, wie in der Technik der Informationsspeicherung bekannt, ein Differentialverstärker zur Abfühlung der Bitleitungen der Speicherzelle benutzt werden kann. Hierbei erhält man den Vorteil, daß der Stör- oder Rauschpegel herabgesetzt wird.

Zur Beschreibung der Arbeitsweise der in F i g. IA dargestellten Speicherzelle sei von der Wirkungsweise der Treibertransistoren 12 und 13 abgesehen, bzw. von der Wirkung dieser Transistoren nur die Tatsache berücksichtigt, daß zur Umschaltung der bistabilen Schaltung an den Knotenpunkten A oder B jeweils ein negativer Impuls vorhanden sein muß, wie er gestrichelt als - V_p angedeutet ist. Ist der Transistor 3 gesperrt, so bewirkt das Anlegen eines Impulses — V_p an den Knotenpunkt A, daß der Transistor 3 eingeschaltet wird. Während des Ruhezustandes verbleibt die Flip-Flop-Schaltung auch über längere Zeiten in ihrem Zustand, was weitgehend auf die Wirkung des nichtlinearen Spannungsteilers aus der Diode Dl und der Diode α zurückzuführen ist, wie dies in der Fig. IB gesondert herausgezeichnet ist und bereits eingehend beschrieben wurde. Ein negativer Impuls

— Va an dem Knotenpunkt B schaltet den Transistor 2 in der gleichen Weise. Der Zustand, in dem sich die Flip-Flop-Schaltung befindet, kann durch Messung der Spannung an den Knotenpunkten /I und.Oder B mit einem Spannungsmesser festgestellt werden. Andererseits kann man auch die an den Knotenpunkten A bzw. B liegende Spannung auf Torschalt ungen oder auf nicht dargestellte Kippschaltungen einwirken lassen, die an ihrem Ausgang eine Anzeige für das Vorhanden- oder Nichtvorhandensein einer Spannung an ihrem Eingang liefern. Eine in F i g. IA gestrichelt dargestellte Diode 38 kann benutzt werden, um sicherzustellen, daß nur negative Steuerimpulse an die Knotenpunkte gelangen. Der gestrichelt gezeichnete Bogen 38 soll andeuten, daß

'5 am Punkt B ebenfalls eine entsprechende Diode angeordnet werden kann.

Fig. 3 zeigt schematisch eine Anzahl von Speicherzellen nach Fig. 1. die in Form einer Matrix angeordnet sind. Die einzelnen Speicherzellen sind in Form einer Vicrpolschaltung eingezeichnet, die nur die nach außen führenden Anschlüsse erkennen läßt. Die die Speicherzellen darstellenden Rechtecke sind mit der Bezugsziffer 1 bezeichnet, womit angedeutet ist. daß der innere Aufbau der als Rechtecke gezeichneten Vierpole jeweils der im Zusammenhang mit Fig. 1 beschriebenen Schaltanordnung entspricht.

Die Organisation der Speichermatrix kann auf verschiedene Weise, je nach den jeweils vorliegenden Erfordernissen, vorgenommen werden. In jedem Falle

wird von einer Speicherzelle ein Bit gespeichert und es können z. B. eine Anzahl von Bits bzw. von Speicherzellen über eine gemeinsame Wortleitung WL zusammengefaßt und die aus einer Anzahl von Bits besiehenden Wörter eingeschrieben oder ausgelesen werden. Wie im Zusammenhang mit Fig. 1 beschrieben wurde, kann jede Zelle für eine binäre Informationsspeicherung selektiv angesteuert werden.

Wie Fig. 3 zeigt, ist jede Speicherzelle 1 in jeder Spalte über die Bitleitungen 18 und 19 mit den Impulsquellen 20 und 21 während eines Schreibzyklus verbunden und die Bitleitung 19 ist während eines Lesezyklus über den Schalter 22 mit dem Leseverstärker 23, der auch mit SA bezeichnet ist, verbunden. Die Leseleitung 19 ist in Fig. 3 als BSI angegeben.

wodurch zum Ausdruck kommt, daß die gespeicherte Information auf der Leitung 19 einer binären »1« entspricht, während die Bitleitung 18 mit BSQ bezeichnet ist, um auszudrücken, daß die über diese Leitung gespeicherte Information einer binären »0« entspricht.

Die Impulsquellen 27 sind in F i g. 3 über die Wortleitungen 26 mit einer Anzahl von Speicherzellenspalter verbunden, wobei jede Spalte eine Anzahl von Speicherzellen 1 enthält. Die Impulsquellen 27 werder von einem nicht gezeigten Decoder über die Leitungen 39 angesteuert, wobei beim Einschreiben odei beim Auslesen einer Information nur eine der Wort leitungen 26 mit einem Impuls beaufschlagt wird. Is ein Wort der Information einzuschreiben, so wird ein< der Impulsquellen 20 oder 21 über ein Registe oder eine ähnliche, nicht gezeigte Vorrichtung übe die Verbindungen 40 oder 41 angesteuert. Gleich zeitig erfolgt die Ansteuerung einer der Tmpulsquel len 39.

Um so z.B. eine Information in die obere Zeil· einzuschreiben, wird demnach die fmpulsquelle 27 die über die Wortleitung 26 die obere Zeile versorgt und gleichzeitig eine der einzuschreibenden Informa tion entsprechende Kombination von Impulsquelle

J(I oder ?Λ angesteuert, um die binären »Einsen« oder »Nullen« in eine jede Speichel zelle 1 der oberen Zeile einzuschreiben. Sollen z.B. alle Zellen der oberen teile in den Zustand einer binären »1« versetzt werden, so sind demnach alle Impulsquellen 21 anzusteuern, wobei die Information bei gleichzeitiger An-•teuerung der Wortleitung 26 über die der Zeile lugehörige Impulsquelle 27 über die Leitungen 19 in die einzelnen Zellen der oberen Speicherzeile gelangt. Sollen dahingegen die Zellen der oberen Zeile alle in den Zustand einer binären »0« gebracht werden, so erfolgt eine Ansteuerung der einzelnen Zellen durch Aussteuerung der Impulsquellen 20, wobei die Information über die Leitungen 18, die auch mit BSO bezeichnet sind, bei gleichzeitiger Ansteuerung der Wortleitung 26 der oberen Zeile mittels der zugehörigen Impulsquelle 27 in die einzelnen Zellen gelangt. Die wie vorstehend beschrieben in die Zellen der oberen Speicherzelle eingespeicherte Information hätte ähnlich in jede andere Reihe eingespeichert werden können, indem einfach eine andere Impulsquelle 27 angesteuert worden wäre, und zwar jeweils die, die der Zeile zugeordnet ist, in die die Information eingespeichert werden soll. Zum Auslesen der in den Zellen 1 einer jeden Reihe eingespeicherten Information werden die Zellen 1 der gewünschten Reihe von der Impulsquelle 27 der auszulesenden Reihe angesteuert, was über die jeweils zugehörige Wortleitung 26 geschieht, und es wird festgestellt, ob ein Stromfluß oder kein Stromfluß in den Ableseverstärkern angezeigt wird. Dies hängt von dem gerade vorhandenen Zustand einer jeden Zelle der ausgelesenen Zeile ab. Der Vorgang des Einspeicherns, des Auslesens und dei Aufrechterhaltung der jeweils vorhandenen Information geschieht in allen Zellen in der Weise, wie es in Verbindung mit der Fig. 1 oben beschrieben wurde.

Die Erfindung wurde im vorstenenden unter Zugrundclegung von PNP-Feldeffekttransistorcn (FEI) beschrieben. Es ist für den Fachmann selbstverständlich, daß auch NPN-FETs zum Aufbau der Speicherzelle benutzt werden können, und zwar sowoM füi die aktiven Elemente der Flip-Flop-Schallung als aiii l·

i(j für die Treibertransistoren. Bei Umkehr der Ζοικ-η-folge sind selbstverständlich die als Lastwidcrstiinik wirkenden Dioden Dl und Dl bezüglich ihrer Polnri tat umzukehren. Das gleiche gilt auch für die in F i t: ' dargestellten Impulsverläufe, wobei die Wurtimpulv von einer Spannung 0 aus positiv und die BitimpuK negativ sein müssen.

Im vorstehenden wurde weiterhin vom aktiven um vom Ruhezustand der Speicherzelle gesprochen Hiermit ist selbstverständlich gemeint, daß die Ein schreib- und Ausleseoperationen in den Bereich ik aktiven Zustandcs fallen und daß die übrige Zeit al: Ruhezustand zu betrachten ist.

Die im vorstehenden beschriebene Speicher/eil· weist bei ihrem Betrieb einen sehr geringen Lei stungsbedarf auf, sie kommt mit einer minimalen An zahl von Feldeffekttransistoren (FET) aus im Vcr gleich mit bisher bekannten ähnlichen Speicherzeller. Vor allem wird die eingespeicherte Ladung lediglu! durch die ohnehin vorhandenen Leckströme auf rechterhalten. Bei der Herstellung der Speicherzelle! bzw. Speicherzeüenrr.atrizen wird zusätzlich zu den fü die Herstellung der Feldeffekttransistoren (FFT) oh nchin erforderlichen Diffusionsschritten lediglich ei: einziger zusätzlicher Diffusionsschritt benötigt.

Hierzu 1 Blatt Zeichnungen

Claims (3)

I 935 318 Patentansprüche:

1. Zerstörungsfrei auslesbare Speicherzelle mit zwei k.reuzgekoppelten, eine bistabile Kippschaltung bildenden Feldeffekttransistoren und zwei üe. Ansteuerung dieser Kippschaltung dienenden Treibertransistoren, und mit einer Nachladeschaltung für die Steuerelektrodenkapazität der zwei kreuzgekoppelten Feldeffekttransistoren, d adurch gekennzeichnet, daß die eine bistabile Kippschaltung bildenden Feldeffekttransistoren (2, 3) bezüglich ihrer Senker.eiektroden (8, 10) mit je einer, in Sperrichtung angeordneten, als Arbeitswiderstand wirkenden Diode (D₁, D₂) in Reihe geschaltet sind, und daß die bei vorgegebener Spannung fließenden Leckströme dieser Dioden wesentlich höher, vorzugsweise doppelt so hoch gewählt sind v-.ie die Leckströme der als Dioden wirkenden Senken-Substratübergänge («) der beiden zugehörigen Transistoren (2, 3) und daß die Betriebsspannungen so gewählt sind, daß sich der die Dioden (D₁, D₂) durchfließende Strom etwa zu gleichen Teilen über den als Diode wirkenden Senken-Substratübergang (α) und den als Diode wirkenden Senken-Substratübergang (_L) des zugehörigen Treibertransistors aufteilt.

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Einstellung des gewünschten Leckstrom-Verhältnisses durch unterschiedliche Dotierung und/oder gsometpsche Abmessungen der den nichtlinear^n Spannungsteiler bildenden Dioden erzielt ist.

3. Speicherzelle nach den Ansprüchen 1 bis 2, dadurch gekennzeichnet, daß die Arbeitssteilheit der die bistabile Kippschaltung bildenden Transistoren (2, 3) 2 mA/V und diejenige der Treibertransistoren (12, 13) 1 mA/V beträgt.