DE2113751B2

DE2113751B2 - Schaltungsanordnung fuer einen hochaufloesenden analog-digital-wandler hoher funktionsgeschwindigkeit

Info

Publication number: DE2113751B2
Application number: DE19712113751
Authority: DE
Inventors: Gerhard DipL-Ing. Dr. 8000 München Weil
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1971-03-22
Filing date: 1971-03-22
Publication date: 1977-12-01
Also published as: GB1347932A; FR2130498B1; IT950310B; DE2113751A1; FR2130498A1; NL7202201A

Description

Die Erfindung betrifft eine Schaltungsanordnung für einen hochauflösenden Analog-Digital-Wandler mit hoher Funktionsgeschwindigkeit, hei dem mehrere Analog-Digital-Unterwandler parallel geschaltet sind, denen jeweils ein Schalter vorgeschaltet ist, die mit einem gemeinsamen Eingang für ein Analogsignal und jeweils über einen Steuereingang mit einem gemeinsamen Steuerglied verbunden sind, das die Schalter so steuert, daß das Analogsignal den einzelnen Analog-Digital-Unterwandlern zeitlich gestaffelt eingegeben wird.

Unabhängig davon, welches Verfahren für eine Umwandlung eines Analogsignals in ein Digitalsignal angewendet wird, besteht unter der Voraussetzung, daß die verwendeten Bausteine wie Komparatoren, Verstärker, gesteuerte Eichleitungen usw. an der Grenze ihrer Funktionsgeschwindigkeit betrieben werden, die Tatsache, daß bei Erhöhung der Auflösung des Analogsignals ein solcher Wandler langsamer in seiner Funktion wird. Das ist damit zu erklären, daß alle innerhalb des Wandlers auftretenden Analogsignale sich nicht sprungartig ändern können, sondern eine bestimmte Einschwingzeit benötigen. Dabei soll unter Einschwingzeit die Zeit verstanden werden, die das Analogsignal benötigt, um sich einem stationären Endwert so weit zu nähern, daß der Unterschied geringer ist als der Analogwert, der der letzten Stelle des Digitalsignals, der in der unwichtigsten Bitstelle, entspricht. Erhöht man die Auflösung des Analog-Digital-Wandlers, d. h. wird das Analogsignal mit höherer Genauigkeit in das damit länger werdende Digitalsignal umgewandelt, dann verringert sich der Analogwert, der der unwichtigsten Bitstelle entspricht. Damit erhöht sich aber die genannte Einschwingzeit, und die Funktionsgeschwindigkeit des Analog-Digital-Wandlers sinkt.

Um dieses Problem zu umgehen und eine hohe Funktionsgeschwindigkeit trotz hoher Auflösung beizubehalten, ist es beispielsweise aus der Zeitschrift »Electronic Design« I₁ January 4, 1969, S. 97 bis 112

bekannt, mit Hilfe mehrerer parallelgeschalteter Analog-Digital-Wandler mehrere Bitstellen eines einem Analogsignal entsprechenden Digitalsignals gleichzeitig zu bewerten. Für eine Variante in Form eines sogenannten Propagation-Wandlers ist dort vorgesehen, je eine Bitstelle für mehrere Analogsignale gleichzeit zu bewerten. Bei beiden Fällen ist der Aufwand jedoch sehr hoch. Dazu kommt beim Propagation-Wandler, daß die erreichbare Genauigkeit auf einen bestimmten Wert (etwa 8 bis 9 Bit) beschränkt ist, da das Analogsignal von Stufe zu Stufe über Verzögerungsglieder bzw. Abtasthaltekreise weitergereicht werden muß.

Demgegenüber soll die vorliegende Erfindung die Aufgabe lösen, eine hohe Auflösung mit hoher Funktionsgeschwindigkeit zu verbinden, ohne dabei den Aufwand nennenswert zu vergrößern.

Dazu wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß vorgeschlagen, daß die Schalter als Abtasthaltekreise ausgebildet sind, die den jeweils eingegebenen Wert des Analogsignals so iange für den jeweiligen Analog-Digital-Unterwandler festhalten, bis er die Umwandlung mit der vollen Genauigkeit des Analog-Digital-Wandlers vorgenommen hat, daß jedem Analog-Digital-Unterwandler jeweib ein Zwischenspeicher nachgeschaltet ist, der über je einen von durch das gemeinsame Steuerglied zeitlich gestaffelt gesteuerten Schalter mit einem Hauptspeicher verbunden ist, dessen Ausgang das komplette Digitalsignal führt.

Mit einem solchen erfindungsgemäß aufgebauten Analog-Digital-Wandler lassen sich mit verhältnismäßig geringem Aufwand sehr hochfrequente Analogsignale mit hoher Auflösung in Digitalsignale umformen.

Prinzipiell ist eine zeitmultiplexe Bewertung eines Signals aus der DT-AS 12 12 586 bekannt. Es handelt sich dort um Modulatoren, deren Funktion zwar verglichen werden könnte mit derjenigen der erfindungsgemäßen Analog-Digital-Unterwandler, die auch in einem Zeitmultiplex nacheinander angesteuert werden. Diese Modulatoren sind jedoch nur zum Zweck einer (Codierung vorgesehen und könnten nur eine äußerst ungenaue Digitalisierung der den einzelnen Modulatoren angebotenen Momentanwerte des analogen Eingangssignals liefern. Die genaue Umwandlung mit einer Genauigkeit von 12 Bit wie bei dem nachstehend geschilderten Ausführungsbeispiel eines erfindungsgemäßen Analog-Digital-Wandlers ist mit einer Anordnung nach der DT-AS 12 12 586 niemals möglich und auch nicht deren Aufgabe. Dies schafft erst die erfindungsgemäße zeitmultiplexe volle Digitalisierung der Momentanwerte mit Hilfe der Abtasthaltekreise, der Unterwandler mit ihrer vollen Genauigkeit und der Zwischenspeicher.

Das genannte Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung ist in der Zeichnung als Blockschaltbild dargestellt. Als Beispiel sind vier parallelgeschaltete Analog-Digital-Unterwandler, deren innerer Aufbau für die vorliegende Erfindung unwesentlich ist, gewählt. Sie sind in der Zeichnung mit 1 bis 4 bezeichnet. Ihre Eingänge sind über je einen Abtasthaltekreis 5 bis 8 — symbolisch als gesteuerte Schalter gezeichnet — mit einem Eingang 9 für ein Analogsignal verbunden. Die Steuereingänge der Abtasthaltekreise 5 bis 8 führen zu einem Steuerglied 10. Die Ausgänge der Analog-Digital-Unterwandler 1 bis 4 sind über je einen Zwischenspeicher 11 bis 14 und über je einen gesteuerten Schalter 15 bis 18 mit einem

Hauptspeicher 19 verbunden.

Die Steuereingänge der gesteuerten Schalter 15 bis 18 führen zu dem Steuerglied 10. D^r Hauptspeicher hat einen Ausgang 20 für ein Digitalsignal, wobei dieser Digitalausgang 20 beispielsweise zwölf Einzelausgänge für ein Digitalsignal mit 12 Bit hat.

Das an den Eingang 9 gelegte Analogsignal wird von den Abtasthaltekreisen 5 bis 8 zeitlich gestaffelt abgefragt, wozu diese vom Steuerglied 10 entsprechend gesteuert werden. Dadurch wird das Analogsignal den einzelnen Analog-Digital-Unterwandlern 1 bis 4 zeitlich gestaffelt angeboten. Verarbeitet jeder Analog-Digital-Unterwandler beispielsweise 12 Bit, dann wird zu einem bestimmten Zeitpunkt der Analog-Digital-Unterwandler 1 beispielsweise gerade das 9. Bit seines Eingangssignals bearbeiten, während der Analog-Digital-Unterwandler 2 das 6. Bit, Unterwandler 3 das 3. Bit und Unterwandler4 das 12. Bit abfragen.

Die so verarbeiteten Analogsignale erscheinen als Digitalsignale dann ebenfalls gestaffelt an den Ausgängen der Arialog-Digital-Unterwandler 1 bis 4. Sie werden vorzugsweise in den Zwischenspeichern 11 bis 14 gespeichert und über die gesteuerten Schalter 15 bis 18 zeitlich gestaffelt in den Hauptspeicher 19 übernommen. Die entsprechende Steuerung der gesteuerten Schalter 15 bis 18 erfolgt wiederum über das Steuerglied 10. Am Ausgang des Hauptspeichers 20 kann dann das Digitalsignal komplett abgenommen werden.

Wesentlich an einem erfindungsgemäßen Analog-Digital-Wandler ist, daß die Schnelligkeit der Umwandlung nicht auf Kosten der Genauigkeit erreicht wird. Zu ·> diesem Zweck sind mehrere Unterwandler mit hoher Genauigkeit (und möglicher Langsamkeit) in einem Zeitmultiplex zusammengeschaltet. Durch die zeitgestaffelte Betätigung der Abtasthaltekreise 5 bis 8 wird zwar jeder Abtasthaltekreis nur für kurze Zeit an das

ίο Analogsignal gelegt, hält aber diesen Signalwert so lange, bis der angeschlossene Wandler seine volle Genauigkeit in der digitalen Umwandlung ausführen kann. Während dieser Haltezeit und Verarbeitungszeil eines Unterwandlers hat der nächste Unterwandler aber

i) bereits den folgenden Momentanwert des Analogsignals zu verarbeiten. Er ist in seiner Verarbeitung entsprechend dem zeitlichen Nachlaufen des davorgeschalteten Abtasthaltekreises zurück. Deswegen ist der obengenannte beispielhafte Zustand möglich, daß der

:ii erste Unterwandler 1 bei der Verarbeitung seines Eingangssignals bereits beim 9. Bit ist, während der zweite Unterwandler, der sein Eingangssignal später bekommen hat, erst bei der Verarbeitung des 6. Bit ist usw. Diese Zahlen ergeben sich aus der angenommenen

;>-, Genauigkeit der Unterwandler und des Gesamtwandlers von 12 Bit und der Anzahl 4 der zeitgestaffelt parallelgeschalteten Unterwandler.

Hierzu 1 Blatt Zeichnungen

Claims

Patentanspruch:

Schaltungsanordnung für einen hochauflösenden Analog-Digital-Wandler mit hoher Funk ^geschwindigkeit, bei dem mehrere Analog-Dit/ al-Unterwandler parallel geschaltet sind, denen jeweils ein Schalter vorgeschaltet ist, die mit einem gemeinsamen Eingang für ein Analogsignal und jeweils über einen Steuereingang mit einem gemeinsamen Steuerglied verbunden sind, das die Schalter so steuert, daß das Analogsignal den einzelnen Analog-Digital-Unterwandlern zeitlich gestaffelt eingegeben wird, dadurch gekennzeichnet, daß die Schalter als Abtasthaltekreise (5—8) ausgebildet sind, die den jeweils eingegebenen Wert des Analogsignals so lange für den jeweiligen Analog-Digital-Unterwandler (1—4) festhalten, bis er die Umwandlung mit der vollen Genauigkeit des Analog-Digital-Wandlers vorgenommen hat, daß jedem Analog-Digital-Unterwandler (1—4) jeweils ein Zwischenspeicher (11 — 14) nachgeschaltet ist, der über je einen von durch das gemeinsame Steuerglied (10) zeitlich gestaffelt gesteuerten Schalter (15—18) mit einem Hauptspeicher (19) verbunden ist, dessen Ausgang das komplette Digitalsignal führt.