DE2113751B2

DE2113751B2 - CIRCUIT ARRANGEMENT FOR A HIGH-RESOLUTION ANALOG-DIGITAL CONVERTER OF HIGH FUNCTIONAL SPEED

Info

Publication number: DE2113751B2
Application number: DE19712113751
Authority: DE
Inventors: Gerhard DipL-Ing. Dr. 8000 München Weil
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1971-03-22
Filing date: 1971-03-22
Publication date: 1977-12-01
Also published as: GB1347932A; FR2130498B1; IT950310B; DE2113751A1; FR2130498A1; NL7202201A

Description

Die Erfindung betrifft eine Schaltungsanordnung für einen hochauflösenden Analog-Digital-Wandler mit hoher Funktionsgeschwindigkeit, hei dem mehrere Analog-Digital-Unterwandler parallel geschaltet sind, denen jeweils ein Schalter vorgeschaltet ist, die mit einem gemeinsamen Eingang für ein Analogsignal und jeweils über einen Steuereingang mit einem gemeinsamen Steuerglied verbunden sind, das die Schalter so steuert, daß das Analogsignal den einzelnen Analog-Digital-Unterwandlern zeitlich gestaffelt eingegeben wird.The invention relates to a circuit arrangement for a high-resolution analog-digital converter high operating speed, i.e. several analog-digital sub-converters are connected in parallel, each of which is preceded by a switch that has a common input for an analog signal and are each connected via a control input with a common control element, which the switch so controls that the analog signal is input to the individual analog-to-digital sub-converters staggered in time.

Unabhängig davon, welches Verfahren für eine Umwandlung eines Analogsignals in ein Digitalsignal angewendet wird, besteht unter der Voraussetzung, daß die verwendeten Bausteine wie Komparatoren, Verstärker, gesteuerte Eichleitungen usw. an der Grenze ihrer Funktionsgeschwindigkeit betrieben werden, die Tatsache, daß bei Erhöhung der Auflösung des Analogsignals ein solcher Wandler langsamer in seiner Funktion wird. Das ist damit zu erklären, daß alle innerhalb des Wandlers auftretenden Analogsignale sich nicht sprungartig ändern können, sondern eine bestimmte Einschwingzeit benötigen. Dabei soll unter Einschwingzeit die Zeit verstanden werden, die das Analogsignal benötigt, um sich einem stationären Endwert so weit zu nähern, daß der Unterschied geringer ist als der Analogwert, der der letzten Stelle des Digitalsignals, der in der unwichtigsten Bitstelle, entspricht. Erhöht man die Auflösung des Analog-Digital-Wandlers, d. h. wird das Analogsignal mit höherer Genauigkeit in das damit länger werdende Digitalsignal umgewandelt, dann verringert sich der Analogwert, der der unwichtigsten Bitstelle entspricht. Damit erhöht sich aber die genannte Einschwingzeit, und die Funktionsgeschwindigkeit des Analog-Digital-Wandlers sinkt.Regardless of the method for converting an analog signal into a digital signal is used, provided that the components used, such as comparators, amplifiers, controlled attenuators etc. are operated at the limit of their functional speed, the fact that when the resolution of the analog signal is increased, such a converter becomes slower in its function. This can be explained by the fact that all analog signals occurring within the converter do not change suddenly can change, but require a certain settling time. This should take settling time the time it takes for the analog signal to reach a steady-state end value can be understood approach that the difference is less than the analog value, that of the last digit of the digital signal, the in the least important bit position. If the resolution of the analog-to-digital converter is increased, i. H. will the analog signal is converted with higher accuracy into the digital signal, which is becoming longer, then the analog value that corresponds to the least important bit position decreases. But this increases the mentioned Settling time, and the functional speed of the analog-to-digital converter decreases.

Um dieses Problem zu umgehen und eine hohe Funktionsgeschwindigkeit trotz hoher Auflösung beizubehalten, ist es beispielsweise aus der Zeitschrift »Electronic Design« I₁ January 4, 1969, S. 97 bis 112In order to circumvent this problem and to maintain a high functional speed in spite of high resolution, it is for example from the magazine "Electronic Design" I ₁ January 4, 1969, p. 97 to 112

bekannt, mit Hilfe mehrerer parallelgeschalteter Analog-Digital-Wandler mehrere Bitstellen eines einem Analogsignal entsprechenden Digitalsignals gleichzeitig zu bewerten. Für eine Variante in Form eines sogenannten Propagation-Wandlers ist dort vorgesehen, je eine Bitstelle für mehrere Analogsignale gleichzeit zu bewerten. Bei beiden Fällen ist der Aufwand jedoch sehr hoch. Dazu kommt beim Propagation-Wandler, daß die erreichbare Genauigkeit auf einen bestimmten Wert (etwa 8 bis 9 Bit) beschränkt ist, da das Analogsignal von Stufe zu Stufe über Verzögerungsglieder bzw. Abtasthaltekreise weitergereicht werden muß.known, with the help of several analog-to-digital converters connected in parallel several bit positions of a digital signal corresponding to an analog signal at the same time to rate. For a variant in the form of a so-called propagation converter, it is provided there to evaluate one bit position for several analog signals at the same time. In both cases the However, the effort involved is very high. In addition, the propagation converter has the attainable accuracy is limited to a certain value (approx. 8 to 9 bits), as the analog signal increases from stage to stage Delay elements or sample and hold circuits must be passed on.

Demgegenüber soll die vorliegende Erfindung die Aufgabe lösen, eine hohe Auflösung mit hoher Funktionsgeschwindigkeit zu verbinden, ohne dabei den Aufwand nennenswert zu vergrößern.In contrast, the present invention is intended to achieve the object of high resolution with high To combine functional speed without significantly increasing the effort.

Dazu wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß vorgeschlagen, daß die Schalter als Abtasthaltekreise ausgebildet sind, die den jeweils eingegebenen Wert des Analogsignals so iange für den jeweiligen Analog-Digital-Unterwandler festhalten, bis er die Umwandlung mit der vollen Genauigkeit des Analog-Digital-Wandlers vorgenommen hat, daß jedem Analog-Digital-Unterwandler jeweib ein Zwischenspeicher nachgeschaltet ist, der über je einen von durch das gemeinsame Steuerglied zeitlich gestaffelt gesteuerten Schalter mit einem Hauptspeicher verbunden ist, dessen Ausgang das komplette Digitalsignal führt.For this purpose, it is proposed according to the invention in a circuit arrangement of the type mentioned at the outset that that the switches are designed as sample-and-hold circuits, which hold the respective input value of the analog signal hold on for the respective analog-digital sub-converter until it completes the conversion with the full accuracy of the analog-to-digital converter has made every analog-to-digital sub-converter an intermediate memory is connected downstream, which has one of each of the common control member time-staggered switch is connected to a main memory, the output of which is the complete digital signal leads.

Mit einem solchen erfindungsgemäß aufgebauten Analog-Digital-Wandler lassen sich mit verhältnismäßig geringem Aufwand sehr hochfrequente Analogsignale mit hoher Auflösung in Digitalsignale umformen.With such an analog-to-digital converter constructed according to the invention, it is possible to use relatively Convert very high-frequency analog signals with high resolution into digital signals with little effort.

Prinzipiell ist eine zeitmultiplexe Bewertung eines Signals aus der DT-AS 12 12 586 bekannt. Es handelt sich dort um Modulatoren, deren Funktion zwar verglichen werden könnte mit derjenigen der erfindungsgemäßen Analog-Digital-Unterwandler, die auch in einem Zeitmultiplex nacheinander angesteuert werden. Diese Modulatoren sind jedoch nur zum Zweck einer (Codierung vorgesehen und könnten nur eine äußerst ungenaue Digitalisierung der den einzelnen Modulatoren angebotenen Momentanwerte des analogen Eingangssignals liefern. Die genaue Umwandlung mit einer Genauigkeit von 12 Bit wie bei dem nachstehend geschilderten Ausführungsbeispiel eines erfindungsgemäßen Analog-Digital-Wandlers ist mit einer Anordnung nach der DT-AS 12 12 586 niemals möglich und auch nicht deren Aufgabe. Dies schafft erst die erfindungsgemäße zeitmultiplexe volle Digitalisierung der Momentanwerte mit Hilfe der Abtasthaltekreise, der Unterwandler mit ihrer vollen Genauigkeit und der Zwischenspeicher.In principle, a time-division multiplexed evaluation of a signal from DT-AS 12 12 586 is known. It deals There are modulators whose function could be compared with that of the invention Analog-to-digital sub-converters, which are also controlled one after the other in a time division multiplex will. However, these modulators are only intended for the purpose of (coding and could only be one extremely imprecise digitization of the instantaneous values of the analogue offered to the individual modulators Supply input signal. The exact conversion with an accuracy of 12 bits as with that The embodiment of an analog-to-digital converter according to the invention described below is with an arrangement according to DT-AS 12 12 586 is never possible and also not its task. This only creates the time-division multiplex full digitization of the instantaneous values according to the invention with the aid of the sample and hold circuits, the sub-converter with its full accuracy and the buffer.

Das genannte Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung ist in der Zeichnung als Blockschaltbild dargestellt. Als Beispiel sind vier parallelgeschaltete Analog-Digital-Unterwandler, deren innerer Aufbau für die vorliegende Erfindung unwesentlich ist, gewählt. Sie sind in der Zeichnung mit 1 bis 4 bezeichnet. Ihre Eingänge sind über je einen Abtasthaltekreis 5 bis 8 — symbolisch als gesteuerte Schalter gezeichnet — mit einem Eingang 9 für ein Analogsignal verbunden. Die Steuereingänge der Abtasthaltekreise 5 bis 8 führen zu einem Steuerglied 10. Die Ausgänge der Analog-Digital-Unterwandler 1 bis 4 sind über je einen Zwischenspeicher 11 bis 14 und über je einen gesteuerten Schalter 15 bis 18 mit einemThe mentioned embodiment of a circuit arrangement according to the invention is shown in the drawing as a block diagram. As an example, four analog-digital sub-converters connected in parallel, the internal structure of which is not essential for the present invention, are chosen. They are denoted by 1 to 4 in the drawing. Their inputs are each connected to an input 9 for an analog signal via a sample and hold circuit 5 to 8 - shown symbolically as a controlled switch. The control inputs of the sample and hold circuits 5 to 8 lead to a control element 10. The outputs of the analog-digital sub-converters 1 to 4 are each via a buffer 11 to 14 and via a controlled switch 15 to 18 with a

Hauptspeicher 19 verbunden.Main memory 19 connected.

Die Steuereingänge der gesteuerten Schalter 15 bis 18 führen zu dem Steuerglied 10. D^r Hauptspeicher hat einen Ausgang 20 für ein Digitalsignal, wobei dieser Digitalausgang 20 beispielsweise zwölf Einzelausgänge für ein Digitalsignal mit 12 Bit hat.The control inputs of the controlled switches 15 to 18 lead to the control element 10. D ^ r has main memory an output 20 for a digital signal, this digital output 20, for example, twelve individual outputs for a digital signal with 12 bits.

Das an den Eingang 9 gelegte Analogsignal wird von den Abtasthaltekreisen 5 bis 8 zeitlich gestaffelt abgefragt, wozu diese vom Steuerglied 10 entsprechend gesteuert werden. Dadurch wird das Analogsignal den einzelnen Analog-Digital-Unterwandlern 1 bis 4 zeitlich gestaffelt angeboten. Verarbeitet jeder Analog-Digital-Unterwandler beispielsweise 12 Bit, dann wird zu einem bestimmten Zeitpunkt der Analog-Digital-Unterwandler 1 beispielsweise gerade das 9. Bit seines Eingangssignals bearbeiten, während der Analog-Digital-Unterwandler 2 das 6. Bit, Unterwandler 3 das 3. Bit und Unterwandler4 das 12. Bit abfragen.The analog signal applied to input 9 is staggered in time by sample and hold circuits 5 to 8 queried, for which purpose these are controlled accordingly by the control member 10. This makes the analog signal the individual analog-digital sub-converters 1 to 4 offered at different times. Processes every analog-to-digital sub-converter for example 12 bits, then the analog-digital sub-converter is activated at a certain point in time 1, for example, is currently processing the 9th bit of its input signal while the analog-to-digital sub-converter 2 query the 6th bit, sub-converter 3 the 3rd bit and sub-converter 4 the 12th bit.

Die so verarbeiteten Analogsignale erscheinen als Digitalsignale dann ebenfalls gestaffelt an den Ausgängen der Arialog-Digital-Unterwandler 1 bis 4. Sie werden vorzugsweise in den Zwischenspeichern 11 bis 14 gespeichert und über die gesteuerten Schalter 15 bis 18 zeitlich gestaffelt in den Hauptspeicher 19 übernommen. Die entsprechende Steuerung der gesteuerten Schalter 15 bis 18 erfolgt wiederum über das Steuerglied 10. Am Ausgang des Hauptspeichers 20 kann dann das Digitalsignal komplett abgenommen werden.The analog signals processed in this way then appear as digital signals in a staggered manner at the outputs the Arialog-Digital-Unterwandler 1 to 4. They are preferably in the buffers 11 to 14 and transferred over the controlled switches 15 to 18 staggered in time to the main memory 19. The corresponding control of the controlled switches 15 to 18 takes place in turn via the control member 10. The digital signal can then be completely picked up at the output of the main memory 20.

Wesentlich an einem erfindungsgemäßen Analog-Digital-Wandler ist, daß die Schnelligkeit der Umwandlung nicht auf Kosten der Genauigkeit erreicht wird. Zu ·> diesem Zweck sind mehrere Unterwandler mit hoher Genauigkeit (und möglicher Langsamkeit) in einem Zeitmultiplex zusammengeschaltet. Durch die zeitgestaffelte Betätigung der Abtasthaltekreise 5 bis 8 wird zwar jeder Abtasthaltekreis nur für kurze Zeit an dasIt is essential to an analog-to-digital converter according to the invention that the speed of conversion is not achieved at the expense of accuracy. to ·> For this purpose several sub-converters with high accuracy (and possible slowness) are in one Time division multiplexed together. The time-staggered actuation of the sample and hold circuits 5 to 8 becomes each sample and hold circuit only for a short time to the

ίο Analogsignal gelegt, hält aber diesen Signalwert so lange, bis der angeschlossene Wandler seine volle Genauigkeit in der digitalen Umwandlung ausführen kann. Während dieser Haltezeit und Verarbeitungszeil eines Unterwandlers hat der nächste Unterwandler aberίο Analog signal applied, but holds this signal value as it is long until the connected converter can perform its full accuracy in the digital conversion can. During this hold time and processing line of a sub-converter, however, the next sub-converter has

i) bereits den folgenden Momentanwert des Analogsignals zu verarbeiten. Er ist in seiner Verarbeitung entsprechend dem zeitlichen Nachlaufen des davorgeschalteten Abtasthaltekreises zurück. Deswegen ist der obengenannte beispielhafte Zustand möglich, daß deri) already the following instantaneous value of the analog signal to process. It is processed in accordance with the lag of the preceding one Sampling and hold circuit back. Therefore, the above exemplary state is possible that the

:ii erste Unterwandler 1 bei der Verarbeitung seines Eingangssignals bereits beim 9. Bit ist, während der zweite Unterwandler, der sein Eingangssignal später bekommen hat, erst bei der Verarbeitung des 6. Bit ist usw. Diese Zahlen ergeben sich aus der angenommenen: ii first subconverter 1 in processing his Input signal is already at the 9th bit, while the second sub-converter receives its input signal later received, is only when processing the 6th bit, etc. These numbers result from the assumed

;>-, Genauigkeit der Unterwandler und des Gesamtwandlers von 12 Bit und der Anzahl 4 der zeitgestaffelt parallelgeschalteten Unterwandler.;> -, accuracy of the sub-converter and the total converter of 12 bits and the number 4 of time-graded parallel-connected sub-converters.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Claim:

Circuit arrangement for a high-resolution analog-digital converter with high radio speed, in which several analog-Dit / al sub-converters are connected in parallel, each of which is preceded by a switch, which has a common input for an analog signal and each has a control input are connected to a common control element which controls the switches so that the analog signal is input to the individual analog-digital sub-converters in a time-staggered manner, characterized in that the switches are designed as sample-and-hold circuits (5-8) which each input value of the analog signal hold on for the respective analog-digital sub-converter (1-4) until it has carried out the conversion with the full accuracy of the analog-digital converter, so that each analog-digital sub-converter (1-4) has a buffer ( 11-14 ) is connected downstream, which is controlled by a switch that is staggered in time by the common control element (10) (15-18) is connected to a main memory (19), the output of which carries the complete digital signal.