Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
DE2155803B2 - Verfahren zum Herstellen einer integrierten Schaltung - Google Patents
[go: Go Back, main page]

DE2155803B2 - Verfahren zum Herstellen einer integrierten Schaltung - Google Patents

Verfahren zum Herstellen einer integrierten Schaltung

Info

Publication number
DE2155803B2
DE2155803B2 DE2155803A DE2155803A DE2155803B2 DE 2155803 B2 DE2155803 B2 DE 2155803B2 DE 2155803 A DE2155803 A DE 2155803A DE 2155803 A DE2155803 A DE 2155803A DE 2155803 B2 DE2155803 B2 DE 2155803B2
Authority
DE
Germany
Prior art keywords
integrated circuit
formats
format
mask
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2155803A
Other languages
English (en)
Other versions
DE2155803A1 (de
DE2155803C3 (de
Inventor
Jeffrey George Wappinger Falls Koens
Robert Donald Hopewell Junction Merillat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2155803A1 publication Critical patent/DE2155803A1/de
Publication of DE2155803B2 publication Critical patent/DE2155803B2/de
Application granted granted Critical
Publication of DE2155803C3 publication Critical patent/DE2155803C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10Integrated device layouts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49004Electrical device making including measuring or testing of device or component part
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Hardware Redundancy (AREA)
  • Image Processing (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Schaltung, bei welchem Daten der Funktionen der gewünschten Schaltung getrennt auf zwei verschiedene Weisen unter Verwendung digitaler Muster zum Herstellungsort übertragen werden, wo mittels einer nach diesen Daten gebildeten Maske aus einem Vorrat eine Schaltung mit den gewünschten Funktionseigenschaften hergestellt wird.
Bei der Herstellung von integrierten Schaltungen ist es üblich, daß der Kunde dem Hersteller Daten übermittelt, welche die gewünschte Schaltung charakterisieren. Die Schwierigkeit dabei ist, daß selbst ein einziger Fehler in den von dem Hersteller benutzten Daten zu einem fehlerhaften Erzeugnis und damit zu einem Verlust an Zeit und Geld führt. Es ist daher von äußerster Bedeutung, sicherzustellen, daß die endgültige Schaltung mit den ursprünglichen Daten übereinstimmt und daß insbesondere bei der Übertragung der Daten und bei der Herstellung der Masken keine Fehler auftreten.
Es ist bekannt, zur Vermeidung derartiger Fehler bei diesem Verfahren zur Herstellung von integrierten Schaltungen die Daten in zweierlei Weise aufzuzeichnen, sie sodann in dieselbe Sprache zu übersetzen und
zu vergleichen. Ein solches Verfahren ist beispielsweise beschrieben in der Veröffentlichung von D. M. Sheppard, W. T. James, M. E. Harris und A. M. Barone mit dem Titel ν A Computer-Aided Method for Checking and Making Monolithic Integrated Circuit Masks«, vorgelegt auf der »Western Electronic Show and Convention« vom 23. bis 26. August 1966. Bei diesem bekannten Verfahren ist jedoch keine Sicherung vorhanden, daß die einzelnen übermittelten Datenfolgen mit dem ursprünglichen Schaltungsentwurf übereinstimmen. Außerdem findet in diesem Falle keine Übertragung der Daten von einem Ort zu einem anderen Ort statt.
Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen von integrierten Schaltungen und der Übertragung von einer bestimmten Schaltung entsprechenden Daten zum Hersteller anzugeben, das seinem Wesen nach iehlerfrei ist und das sicherstellt, daß die hergestellte Schaltung mit dem ursprünglichen Schaltungsentwurf übereinstimmt. Wesentlich bei dieser Aufgabe ist, daß Prüfungen so eingebaut sind, daß Fehler schon vor der Fertigung der Schaltung erkannt werden.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die die Schaltung definierende Information in zwei verschidenen, digitalen Formaten getrennt übertragen wird, daß nach Vergleich der beiden Formate am Herstellungsort von jedem der beiden Formate ein der Maske zur Herstellung der integrierten Schaltung entsprechendes Bild erzeugt wird und die Bilder verglichen werden, daß mit Hilfe der aus dem ersten Format gebildeten Maske die integrierte Schaltung hergestellt und das fertige Erzeugnis mit dem zweiten Format verglichen wird.
Vorteilhaft bei diesem Verfahren ist es, daß die der Maske zur Herstellung der integrierten Schaltung entsprechenden Bilder aus den beiden Formaten mit Hilfe von aufgrund unterschiedlicher Programme und Codierungen arbeitenden Einrichtungen erzeugt werden. Dabei ist es vorteilhaft, daß die aus den beiden Formaten erzeugten Bilder zum Vergleich lOOfach vergrößert werden. In einer vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens wird die zum Herstellungsort übertragene Information in dem einen Format im Binär-Code und in dem anderen Format im hexadezimalen Code dargestellt.
Die Erfindung wird anhand eines durch die Zeichnung erläuterten Ausführungsbeispiels beschrieben. Die Figur zeigt ein Schema mit den einzelnen Verfahrensschritten.
Die Herstellung einer integrierten Schaltung beginnt damit, daß ein Kunde dem Hersteller einen Auftrag für eine, durch eine Teilnummer gekennzeichnete, bestimmte Schaltung schickt. Die integrierte Schaltung wird durch eine WertetabelIe beschrieben mit einem Bit-Muster, das die logischen Funktionseinheiten der Schaltung in einer Anordnung von beispielsweise 512 »1«- und »O«-Bits angibt.
Der Hersteller unterhält einen Vorrat von integrierten Schaltungen, bei denen alle Funktionseinheiten aktiv sind entsprechend einer Anordnung, in welcher die Verbindungen aller Transistoren durch »1«-Bits gekennzeichnet sind. Mit dem gewünschten Bit-Muster des Kunden wird eine Maske hergestellt, die an den Stellen der gewünschten »O«-Bits kleine, rechteckige öffnungen aufweist. Diese Maske wird auf der mit einer lichtempfindlichen Schicht überzogenen Schaltung zentriert. Nach der Belichtung der
lichtempfindlichen Schicht durch die Maske werden die Schaltungsteile unter den öffnungen weggeätzt, so daß eine Schaltung mit der vom Kunden gewünschten Funktion entsteht.
Da der Kundenauftrag aus einem einfachen Bit-Muster besteht, ist er sehr anfällig für zufällig auftretende Fehler wie Verlust oder fehlerhaftes Auftreten von einem oder mehreren Bits. Um di?se Möglichkeit auszuschalten, wird jeder Auftrag vom Kunden zum Hersteller in zwei getrennten, ganz bestimmten Formen, sogenannten Formaten übermittelt. Beispielsweise kann das erste Format aus einem binären Muster entsprechend dem EBCDIC-Code (Extended Binary Coded Decimal Interchange Code) bestehen. Das Bit-Muster 1011001111000110 ... wäre in diesem Code durch den Ausdruck
FIFOFIFIFOFOFIFIFIFIFOFOFOFIFIFO ...
darzustellen.
Das zweite Format kann aus der hexaiezimalen Darstellung des nach dem EBCDIC-Code verschlüsselten Muster bestehen. Zum Beispiel lautet die hexadezimale Darstellung des obigen Bit-Musters B3C6 ... und nach EBCDIC codiert C2F3C3F6 ...
Beide Formate enthalten dieselbe Information, jedoch in verschiedenen, bestimmten Formen, die zur Prüfung gegenüber zufälligen Fehlern verwendet werden. Wenn z. B. das zweite und das dritte Bit des obigen Musters unentdeckt bleiben, würde das erste Format FlFlFOFl ... und das zweite Format C4F3 ... lauten. Derartige Änderungen sind jedoch bei der Übertragung über durch Prüf bits und Prüf summer) gesicherte Leitungen so gut wie ausgeschlossen.
In der Zeichnung werden die beiden Formate, Format 1 und Format 2, die den Auftrag des Kunden darstellen, über die Leitungen 1 und 2 vom Hersteller empfangen und unmittelbar bei 3 verglichen, um sicherzustellen, daß der Informationsinhalt der beiden Formate identisch ist. Bei diesem Vergleich werden die übertragenen Code-Muster decodiert, und die erhaltenen Bit-Folgen werden verglichen. Ist keine Übereinstimmung vorhanden, so wird der Auftrag bei 4 zurückgewiesen und der Kunde aufgefordert, den Auftrag neu einzugeben.
Ergeben sich zwei gültige Formate, so wird eines zur Herstellung des Erzeugnisses benutzt, während das andere einen dauernden Bezugswert bildet, mit Hilfe dessen die fehlerfreie Ausführung aller folgenden Srhaltungs- und Programmoperationen sichergestellt wird.
Aus den im ersten Format enthaltenen Daten wird in der Verarbeiiungseinheit 5 mit Hilfe eines Programms ein Programmkarten-Stapel gewonnen, der bei 6 als erweiterter Kurvenschreiber-Code bezeichnet ist. Diesem Code entspricht eine Reihe von Signalen, durch welche der mit 7 bezeichnete Lichtspur-Kurvenschreiber steuerbar ist. Der Lichtspur-Kurvenschreiber 7 erzeugt auf einer photographischen Platte ein Muster von kleinen Rechtecken, die der zur Herstellung der integrierten Schaltung dienenden Maske entsprechen. Von dem auf der photographischen Platte erhaltenen Bild, das lOfach vergrößert ist, wird sodann die Maske durch Verkleinern hergestellt. Aus dem Bild der belichteten Platte wird sodann bei 8 eine lOOfache Vergrößerung der Maske hergestellt.
Das zweite Format wird in einer Verarbeitungseinheit, die bei 9 als IBM Maschinentype 1627 bezeichnet ist, mit Hilfe eines Programms in die bei 10 symbolisch durch eine Lochkarte dargestellten Eingangssignale zur Steuerung des mit 11 bezeichneten Kurvenschreibers IBM Maschinentype 1627 umgewandelt. Der Kurvenschreiber erzeugt eine lOOfache Vergrößerung der durch das zweite Format übermittelten Rechtecke. Das vergrößerte Bild wird dabei auf einer mit 12 bezeichneten Kunststoff-Folie fixiert.
Die bei 8 und 12 erzeugten, vergrößerten Muster werden bei 13 durch Aufeinanderlegen verglichen. Wenn keine Diskrepanz festgestellt wird, so wird die integrierte Schaltung 14 mit Hilfe der mit dem Lichtspur-Kurvenschreiber 7 erzeugten Maske hergestellt. Das Erzeugnis wird sodann durch ein mit 15 angedeutetes, automatisches Prüfsystem geprüft, indem bei 16 ein Vergleich mit dem anfangs auf Richtigkeit geprüften, zweiten Format durchgeführt wird. Die Identität des angegebenen Musters mit dem fertigen Produkt wird dadurch sichergestellt.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen einer integrierten Schaltung, bei welchem Daten der Funktionen der gewünschten Schaltung getrennt auf zwei verschiedene Weisen unter Verwendung digitaler Muster zum Herstellungsort übertragen werden, wo mittels einer nach diesen Daten gebildeten Maske aus einem Vorrat eine Schaltung mit den gewünschten Funktionseigenschaften hergestellt wird, dadurch gekennzeichnet, dab die die Schaltung definierende Information in zwei verschiedenen digitalen Formaten getrennt übertragen wird, daß nach Vergleich der beiden Formate am Herstellungsort von jedem der beiden Formate ein der Maske zur Herstellung der integrierten Schaltung entsprechendes Bild erzeugt wird und die Bilder verglichen werden, daß mit Hilfe der aus dem ersten Format gebildeten Maske die integrierte Schaltung hergestellt und das fertige Erzeugnis mit dem zweiten Format verglichen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die der Maske zur Herstellung der integrierten Schaltung entsprechenden Bilder aus den beiden Formaten mit Hilfe von aufgrund unterschiedlicher Programme und Codierungen arbeitenden Einrichtungen erzeugt werden.
3. Verfahren nach einem der Ansprüche 1 oder
2, dadurch gekennzeichnet, daß die aus den beiden Formaten erzeugten, der Maske zur Herstellung der integrierten Schaltung entsprechenden Bilder zum Vergleich 10Ofach vergrößert werden.
4. Verfahren nach einem der Ansprüche 1 bis
3, dadurch gekennzeichnet, daß die zum Herstellungsort übertragene Information in dem einen Format im Binär-Code und in dem anderen Format im hexadezimalen Code dargestellt wird.
DE2155803A 1970-11-23 1971-11-10 Verfahren zum Herstellen einer integrierten Schaltung Expired DE2155803C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US9197270A 1970-11-23 1970-11-23

Publications (3)

Publication Number Publication Date
DE2155803A1 DE2155803A1 (de) 1972-05-25
DE2155803B2 true DE2155803B2 (de) 1979-09-27
DE2155803C3 DE2155803C3 (de) 1980-07-17

Family

ID=22230560

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2155803A Expired DE2155803C3 (de) 1970-11-23 1971-11-10 Verfahren zum Herstellen einer integrierten Schaltung

Country Status (5)

Country Link
US (1) US3698072A (de)
JP (1) JPS5135352B1 (de)
DE (1) DE2155803C3 (de)
FR (1) FR2115167B1 (de)
GB (1) GB1302630A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465217A (en) * 1993-08-16 1995-11-07 Motorola, Inc. Method for automatic tab artwork building
US6760640B2 (en) * 2002-03-14 2004-07-06 Photronics, Inc. Automated manufacturing system and method for processing photomasks
US6842881B2 (en) * 2002-07-30 2005-01-11 Photronics, Inc. Rule based system and method for automatically generating photomask orders in a specified order format
US7669167B2 (en) * 2002-07-30 2010-02-23 Photronics, Inc. Rule based system and method for automatically generating photomask orders by conditioning information from a customer's computer system
US7640529B2 (en) * 2002-07-30 2009-12-29 Photronics, Inc. User-friendly rule-based system and method for automatically generating photomask orders
US20060122724A1 (en) * 2004-12-07 2006-06-08 Photoronics, Inc. 15 Secor Road P.O. Box 5226 Brookfield, Connecticut 06804 System and method for automatically generating a tooling specification using a logical operations utility that can be used to generate a photomask order

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461547A (en) * 1965-07-13 1969-08-19 United Aircraft Corp Process for making and testing semiconductive devices
US3615464A (en) * 1968-11-19 1971-10-26 Ibm Process of producing an array of integrated circuits on semiconductor substrate

Also Published As

Publication number Publication date
JPS5135352B1 (de) 1976-10-01
DE2155803A1 (de) 1972-05-25
GB1302630A (de) 1973-01-10
FR2115167A1 (de) 1972-07-07
DE2155803C3 (de) 1980-07-17
US3698072A (en) 1972-10-17
FR2115167B1 (de) 1976-06-04

Similar Documents

Publication Publication Date Title
DE2934971C2 (de) Nach dem Fließbandprinzip arbeitender Zentralprozessor
DE3013833C2 (de) Vorrichtung zur Prüfung eines auf einem Gegenstand befindlichen Musters auf Fehler
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE3126721A1 (de) "datenverarbeitungsgeraet mit einem programmierbaren festspeicher"
DE2715029C3 (de) Schaltungsanordnung zur Diagnose oder Prüfung von funktionellen Hardware-Fehlern in einer digitalen EDV-Anlage
DE69904618T2 (de) Detektionstechnik von speicherabschnittfehlern und einzel-, doppel und triplebitfehlern
DE2155803C3 (de) Verfahren zum Herstellen einer integrierten Schaltung
DE3411015C2 (de)
DE1250163B (de) Einrichtung zur Paritätsprüfung von Speicherworten
DE4005393A1 (de) Einrichtung zur signaltechnisch sicheren darstellung eines meldebildes
DE3440680A1 (de) Verfahren und vorrichtung zur dezimaldivision
DE2933830C2 (de) Programmierbarer Polynomgenerator
DE3329023A1 (de) Einrichtung zum pruefen logischer schaltwerke
DE1205743B (de) Verfahren und Vorrichtung zur maschinellen Zeichenerkennung
DE2625365C3 (de) Vergleichseinrichtung fur eingegebene Daten
DE2625183A1 (de) Datenverarbeitungseinrichtung
DE2559258A1 (de) Verfahren zum zeilenausschliessen in druckwerken durch vergroessern der wortabstaende
DE19851690A1 (de) Residuum-Prüfung von Datenumwandlungen
DE2225665C3 (de) Verfahren zum Herstellen einer integrierten Schaltung
EP0560342B1 (de) Verfahren zum Untersuchen des Ablaufs eines in einer Hardware-Beschreibungssprache geschriebenen Programms
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage
DE3543976C2 (de)
DE2210204B2 (de) Optisches KartenlesegeräL
DE69525429T2 (de) Testen von Daten
DE2441776C3 (de) Schaltungsanordnung zur Überwachung der Eingabe von Daten in einen Speicher

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee