DE2759632B2

DE2759632B2 - Electronic cash register

Info

Publication number: DE2759632B2
Application number: DE19772759632
Authority: DE
Inventors: Yutaka Mizuno; Murayama Tokyo Musashi; Noriaki Shimura
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1976-12-27
Filing date: 1977-12-27
Publication date: 1981-06-04
Also published as: HK30883A; HK30983A; GB1594240A; FR2385151B1; DE2758218B2; GB1594239A; DE2758218A1; DE2758218C3; FR2385151A1; CA1095625A

Description

wird zum Voreinstellen von Daten verwendet, der Zustand (REG) wird bei der normalen Registrierung verwendet, der Betriebszustand (X) wird bei Leseoperationen verwendet, ohne daß gespeicherte Daten verlorengehen; der Betriebszustand (Z) wird zum Rücksetzen verwendet, um Daten zu löschen, nachdem die gespeicherten Daten ausgelesen sindis used to preset data, the state (REG) is used in normal registration used, the operating state (X) is used for read operations used without losing stored data; the operating state (Z) becomes Reset used to clear data after the stored data has been read

Die Folgende Beschreibung bezieht sich auf die interne Ausbildung der elektronischen Registrierkasse gemäß der vorliegenden Erfindung. Eine Eingabe/Ausgabe-Steuerung (E/A) 31 steuert die Tastatur 10 und eine Druckeinrichtung 33. Die E/A-Steuerung 31 führt der Tastatur 10 ein Abtastsignal zu. Wenn eine Taste auf der Tastatur 10 betätigt wird, wird das Abtastsignal als Antwort auf die Tastenbetätigung ausgewählt und als Tasten-Eingangssignal der E/A-Steuerung 31 zugeführt. Nach Erhalt des Tasten-Eingangssignals von der Tastatur lädt die E/A-Steuerung 31 das Tasten-Eingangssignal in ein Eingangs-Pufferregister (nicht gezeigt), um es hierin zeitweilig zu speichern. Die Druckeinrichtung 33 umfaßt einen Quittungsbelegdrukker 36 und einen Einzelstreifendrucker 37. Die Drucker 36 und 37 sind mit Druckwalzen 38 und 39 ausgestattet, die koaxial angeordnet sind und auf ihren Oberflächen numerische Zeichen besitzen. Ein Quittungsstreifen 41 und ein Einzelstreifen 42 sind dicht auf den Druckwalzen 38 bzw. 39 angeordnet Gegenüber den Druckwalzen 38 und 39 mit dem Quittungsstreifen 41 und dem Einzelstreifen 42 sind Druckhämmer angeordnet, vor denen sich Farbbänder (nicht gezeigt) befinden. Eine Druckpositions-Detektorschaltung 44 ist an einem Ende der Druckwalze 38 angeordnet und stellt die Druckposition der Druckwalzen 38 und 39 bei bestimmten Rotationswinkeln der Walzen fest, um Detektorsignale abzugeben. Die Detektorsignale werden über einen Verstärker 45 der E/A-Steuerung 31 zugeführt. Fallen das Druckpositions-Detektorsignal und die Druckdaten zusammen, so liefert die E/A-Steuerung 3i ein Treibersignal über einen Treiber 35 an den Druckhammer, der der Drucktype zu diesem Zeitpunkt gegenübersteht, um den Hammer anzutreiben. Wenn die Druckwalzen 38 und 39 eine Umdrehung vollziehen, wird der Druck einer Zeile abgeschlossen, und der Quittungsstreifen 41 und der Einzelstreifen 42 werden um eine Zeile vorgeschoben. Beim fortschreitenden Drucken wird der Quittungsstreifen 41 nach außen geführt, damit der bedruckte Abschnitt abgerissen werden kann, nachdem der Druckvorgang beendet ist. Beispielsweise kann auf dem Quittungsstreifeti 41 »Ihre Quittung — Danke schön« gedruckt sein. Die gleichen Druckdaten, die auf dem Quittungsstreifen 41 gedruckt werden, werden auf dem Einzelstreifen 42, der von einer Welle 46 aufgenommen wird, aufgezeichnet, um den Netto-Gesamtbetrag zu erhalten. Mit einer zentralen Verarbeitungseinheit (im folgenden: Zentraleinneit) 34 sind ein Speicher 47 und eine Zeituhr 48 verbunden. Eine Energiequelle 49 ist sowohl mit dem Speicher 47 als auch mit der Zeituhr 48 verbunden, um sie stets betriebsbereit zu halten. Die Zeituhr 48 ist weiterhin mit einem Bezugsfrequenz-Oszillator verbunden, der bei- eo spielsweise ein Kristalloszillator 50 sein kann. Der Speicher 47 und die Zeituhr 48 sind auf einem einzelnen Chip ausgebildet. Die Zentraleinheit 34 erzeugt ein Chip-Freigabesignal CFl, um die Speicherschaltung 47 zu spezifizieren, und ein anderes Chip-Auswahlsignal CE2, um die Zeituhr 48 zu spezifizieren. Ein Schreib/Lese-Signal R/W von dem Speicher 47 bezeichnet den Lese- oder Schreibvorgang des Speichers. Die Zeituhr liefert laufende Zeitdaten und Tagesdaten, die durch die Zentraleinheit 34 ausgelesen werden, falls es erforderlich ist Bei Ausgabe eines Quittungsbeleges liest die Zentraleinheit die Tagesinformation aus der Zeituhr 48, um die Druckeinrichtung zu veran'assen, den Tag auf der ausgegebenen Quittung auszudrucken. Die Zeitdaten werden als Zeitmarkierungsdaten verwendet, wenn zu einem gegebenen Zeitpunkt eine Gesamtsummenbildung ausgeführt wird. Die Zentraleinheit 34 führt die Quittungsbelegausgabe als Antwort auf ein Tasten-Eingabesignal von der Tastatur durch. Die Verarbeitungsdaten werden zu diesem Zeitpunkt als Druckdaten der E/A-Steuerung 31 und über einen Anzeigetreiber 51 einem Anzeigeabschnitt 24 zugeführt, wo sie sichtbar gemacht werden.The following description relates to the internal configuration of the electronic cash register according to the present invention. An input / output controller (I / O) 31 controls the keyboard 10 and a printer 33. The I / O controller 31 supplies the keyboard 10 with a scanning signal. When a key on the keyboard 10 is operated, the scanning signal is selected in response to the key operation and supplied to the I / O controller 31 as a key input signal. Upon receipt of the key input from the keyboard, the I / O controller 31 loads the key input into an input buffer register (not shown) for temporary storage therein. The printing device 33 comprises a receipt printer 36 and a single strip printer 37. The printers 36 and 37 are equipped with printing rollers 38 and 39 which are arranged coaxially and have numerical characters on their surfaces. A receipt strip 41 and a single strip 42 are arranged tightly on the printing rollers 38 and 39, respectively. Opposite the printing rollers 38 and 39 with the receipt strip 41 and the single strip 42, printing hammers are arranged, in front of which there are ink ribbons (not shown). A printing position detection circuit 44 is arranged at one end of the printing roller 38 and detects the printing position of the printing rollers 38 and 39 at certain angles of rotation of the rollers in order to emit detection signals. The detector signals are supplied to the I / O controller 31 via an amplifier 45. When the print position detection signal and the print data coincide, the I / O controller 3i supplies a drive signal via a driver 35 to the print hammer that the print type is facing at that time to drive the hammer. When the print rollers 38 and 39 complete one revolution, the printing of one line is completed, and the receipt slip 41 and the individual strip 42 are advanced by one line. As the printing proceeds, the receipt slip 41 is led out so that the printed portion can be torn off after the printing process is completed. For example, "Your receipt - thank you" can be printed on the receipt strip 41. The same print data that is printed on the receipt slip 41 is recorded on the individual slip 42, which is picked up by a shaft 46, in order to obtain the net total. A memory 47 and a timer 48 are connected to a central processing unit (hereinafter: central unit) 34. An energy source 49 is connected to both the memory 47 and the timer 48 in order to keep them always ready for use. The timer 48 is also connected to a reference frequency oscillator, which can be a crystal oscillator 50, for example. The memory 47 and the timer 48 are formed on a single chip. The central processing unit 34 generates a chip enable signal CF1 to specify the memory circuit 47 and another chip select signal CE2 to specify the timer 48. A write / read signal R / W from the memory 47 indicates the read or write operation of the memory. The time clock supplies current time data and day data, which are read out by the central unit 34 if necessary. The time data is used as time stamp data when totalizing is performed at a given point in time. The central processing unit 34 performs the receipt slip output in response to a key input signal from the keyboard. The processing data at this time are supplied as print data to the I / O controller 31 and, via a display driver 51, to a display section 24, where they are made visible.

Fig.3A und 3B stellen zusammen die Einzelheiten der Zentraleinheit 34, des Speichers 47 und der Zeituhr 48 dar. Zuerst wird die Zentraleinheit 34 erläutert Eine Adreßschaltung 61 spezifiziert die Adresse eines Steuerabschnitts 62. Der Steuerabschnitt 62 umfaßt ein Mikroprogramm, das die Tätigkeiten der entsprechenden Schaltungsteile steuert. Das Mikroprogramm ist in einem Nur-Lese-Speicher (ROM) gespeichert. Der Steuerabschnitt umfaßt Ausgangsleitungen 63 bis 66. Die Ausgangsleitung 63 liefert einen Codegenerator-Befehl, die Ausgangsleitung 64 ein gegebenes Zeitsteuersignal, die Ausgangsleitung 65 verschiedene Befehle, z. B. ein Register-Spezifikationssignal, einen Übertragungsbefehl, einen Ziffern-Verschiebebefehl, und die Ausgangsleitung 66 liefert die nächste Adresse selbst. Der Codegeneratorbefehl von der Ausgangsleitung 63 wird zu einer Codegeneratorschaltung 67 übertragen. Ein Zeitgebersignal von der Ausgangsleitung 64 wird an eine Zeitgeberschaltung 68 gegeben. Die Befehle von der Ausgangsleitung 65 werden zu einem Befehlsdecoder 69 übertragen. Die auf der Leitung 66 ausgegebene nächste Adresse wird an eine Adreßschaltung 61 übertragen, um die nächste Adresse festzulegen. Ein Zeitsteuersignal von einem Zeitgeber-Signalgenerator 80, der in der Zentraleinheit 34 vorgesehen ist, wird an die Codegeneratorschaltung 67, die Zeitgeberschaltung 68 und den Befehlsdecoder 69 gegeben. Die Codegeneratorschaltung 67 wandelt unter gegebenem zeitlichen Ablauf aus vier Bits bestehende parallele Daten, die beispielsweise von dem Steuerabschnitt 62 abgegeben werden, in einem seriellen Code um. Der Ausgang der Codegeneratorschaltung 67 wird über ein Verknüpfungsglied 70 einem Addierer/Subtrahierer 71 zugeleitet. Die Zeitgeberschaltung 68 legt die zeitliche Betriebssteuerung der Register, sowie deren Ziffernbehandlung nach Maßgabe des Zeitgebersignal fest, das über die Ausgangsleitung 64 von dem Steuerabschnitt 62 zugeführt wird. Die Ausgabesignale werden als Freigabe- oder Sperrsignale an die entsprechenden Verknüpfungsglieder innerhalb der Zentraleinheit 34 geführt, so z. B. zu dem Verknüpfungsglied 70 und den UND-Gliedern 72 und 75. Die Ausgänge der UND-Glieder 72 und 75 werden über ODER-Glieder 76 an ein Eingangs/Ausgangs-Register 78a innerhalb der Registergruppe 77 geleitet. Der Befehlsdecoder 69 decodiert einen von dem Steuerteil 62 abgegebenen Befehl, um die Tätigkeiten in den entsprechenden Teilen der Zentraleinheit 34 zu steuern, so ζ B. die Bestimmung der Register innerhalb der Registergruppe 77, und er gibt einen Lese/Schreib-Befehl an den Speicher 47 und die Zeituhr 48. Die Ausgangsgrößen der Zeitgeberschaltung 68 und des Befehlsdekoders 69 werden als Steuersignale an den3A and 3B together provide the details the central processing unit 34, the memory 47 and the timer 48. First, the central processing unit 34 will be explained Address circuit 61 specifies the address of a control section 62. The control section 62 includes a Microprogram that controls the activities of the corresponding circuit parts. The microprogram is in stored in a read-only memory (ROM). The control section includes output lines 63-66. The output line 63 delivers a code generator command, the output line 64 a given timing signal, the output line 65 various commands, e.g. B. a register specification signal, a Transmit command, a digit shift command, and the output line 66 provides the next address itself. The code generator command from the output line 63 becomes a code generator circuit 67 transfer. A timing signal from output line 64 is provided to timing circuit 68. The commands from the output line 65 are transmitted to a command decoder 69. The one on the Next address output on line 66 is transferred to an address circuit 61 for the next address to be determined. A timing signal from a timer signal generator 80, which is located in the central processing unit 34 is provided is sent to the code generator circuit 67, the timer circuit 68 and the command decoder 69 given. The code generator circuit 67 converts existing four bits under a given time sequence parallel data output from the control section 62, for example, in a serial code around. The output of the code generator circuit 67 is an adder / subtracter via a logic element 70 71 forwarded. The timer circuit 68 sets the timing of operation of the registers as well as their Digit handling in accordance with the timer signal that is transmitted via the output line 64 from the Control section 62 is supplied. The output signals are sent to the corresponding logic elements performed within the central unit 34, such. B. to the link 70 and the AND gates 72 and 75. The outputs of the AND gates 72 and 75 are over OR gates 76 passed to an input / output register 78a within register group 77. Of the Command decoder 69 decodes a command issued by the control part 62 to perform the operations in the to control corresponding parts of the central processing unit 34, for example the determination of the registers within the Register group 77, and it issues a read / write command to the memory 47 and the timer 48. The Outputs of the timer circuit 68 and the command decoder 69 are used as control signals to the

Anzeigetreiber 51 und an die E/A-Steuerung 31 geleitet. Die Registergruppe 77 umfaßt das X-Register als Eingabe/Ausgabe-Register 78a, sowie andere Register 7Sb bis 78/7, die mit Y bis N bezeichnet sind. Der Ausgang der Registergruppe 77 ist mit dem Addierer/ Subtrahierer 71 über ein ODER-Glied 70 verbunden. Der Ausgang des X-Registers 78a wird einem UND-Glied 72 über eine Schaltung 79a zugeführt, wobei die Schaltung 79a ein Speicher mit der Kapazität einer Ziffer ist. Das Ausgangssignal des Addierer/Subtrahierers 71 wird dem UND-Glied 74 zugeleitet. Das Tasten-Eingangssignal von der Tastatur 10 wird über die E/A-Steuerung 31 dem UND-Glied 74 zugeführt. Die aus dem Speicher 47 und der Zeituhr 48 stammenden, decodierten Daten werden an das UND-Glied 75 geleitet. Die Ausgangssignale der Register X bis N 7Sb bis 78n werden durch Register 79b bis 79n an Verknüpfungsglieder 81 ft bis 81 π geleitet, wobei die Register 79b bis 79n jeweils eine Speicherkapazität von einer Ziffer besitzen. Das Ausgangssignal des Addierers/Subtrahierers 71 wird ferner den Verknüpfungsgliedern 81 ft bis 81 π zugeleitet. Die Ausgänge der Verknüpfungsglieder 81 ft bis 81 π werden den X- bis Λ/-Registern 78ft bis 78n zugeleitet. Die Ausgangsgrößen des X-Registers 78a werden als Anzeigedaten oder Druckdaten dem Anzeigetreiber 51 und der E/A-Steuerung 31 und einer Chip-Auswahlschaltung 82 zugeführt Nach Maßgabe eines von dem Steuerabschnitt 62 abgegebenen Befehls liest die Chip-Auswahlschaltung 82 die Chipauswahldaten in dem X-Register 78a aus und erzeugt die Chip-Freigabesignale CfI und CE2 gemäß den Inhalten des Registers, um hierdurch den Speicher 47 oder die Zeituhr 48 anzusteuern. Die Ausgangsgrößen des Addierers/Subtrahierers 71 werden in das A- Register 83 zum Adressieren geladen. Die durch das Λ-Register 83 decodierten Daten werden über das Verknüpfungsglied 70 an den Addierer/Subtrahierer 71 gegeben und in zwei Adressen unterteilt; eine Adresse RA stellt eine Reihenadresse und eine Adresse CA eine Spaltenadresse dar. Diese Adressen werden dem Speicher 47 und der Zeituhr 48 zugeleitet. Daten- und Übertragssignale, die von dem Addierer/Subtrahierer 71 abgegeben werden, werden einer Beurteilungsschaltung 84 zugeführt. Die Beurteilungsschaltung 84 beurteilt, ob die Daten oder der Obertrag aus der Schaltung 71 vorhanden sind oder nicht und leitet das Resultat der Beurteilung zu der Adreßschaltung 61. Zu diesem Zeitpunkt wird die Nachfolgeadresse über die Ausgangsleitung 66 ausgegeben, und das Detektorsignal wird logisch aufsumiert so daß die nächste Adresse geändert wird.Display driver 51 and passed to I / O controller 31. The register group 77 includes the X register as input / output register 78a, as well as other registers 7Sb to 78/7, which are labeled Y to N. The output of the register group 77 is connected to the adder / subtracter 71 via an OR gate 70. The output of the X register 78a is fed to an AND gate 72 via a circuit 79a, the circuit 79a being a memory with the capacity of one digit. The output signal of the adder / subtracter 71 is fed to the AND gate 74. The key input signal from the keyboard 10 is fed to the AND gate 74 via the I / O controller 31. The decoded data coming from the memory 47 and the timer 48 are passed to the AND element 75. The output signals of the registers X to N 7Sb to 78n are passed through registers 79b to 79n to logic elements 81 ft to 81 π, the registers 79b to 79n each having a storage capacity of one digit. The output signal of the adder / subtracter 71 is also fed to the logic gates 81 ft to 81 π. The outputs of the logic elements 81 ft to 81 π are fed to the X to Λ / registers 78ft to 78n. The outputs of the X register 78a are supplied to the display driver 51 and the I / O controller 31 and a chip selection circuit 82 as display data or print data -Register 78a and generates the chip enable signals CfI and CE2 according to the contents of the register to thereby control the memory 47 or the timer 48. The outputs of the adder / subtracter 71 are loaded into the A register 83 for addressing. The data decoded by the Λ register 83 are given to the adder / subtracter 71 via the logic element 70 and divided into two addresses; an address RA represents a row address and an address CA represents a column address. These addresses are supplied to the memory 47 and the timer 48. Data and carry signals output from the adder / subtracter 71 are supplied to a judging circuit 84. The judging circuit 84 judges whether the data or the carry over from the circuit 71 is present or not, and sends the result of the judgment to the address circuit 61. At this time, the subsequent address is output through the output line 66, and the detection signal is logically summed up so that the next address is changed.

Der Speicher 47 umfaßt eine Speichereinheit 91 und eine Adreß-Bestimmungsschaltung 92, in welche der Lese/Schreibbefehl R/W von dem Befehlsdecoder 69 und die Reihen- und Spaltenadressen vom A-Register 83 geladen werden. Die Adreß-Bestimmungsschaltung 92 und die das Verknüpfungsglied 93 werden durch das Chip-Freigabesignal CEi. das durch die Chip-Auswahlschaltung 82 abgegeben wird, freigegeben. Die aus der Speichereinheit 91 über das Verknüpfungsglied 93 ausgelesenen Daten werden dem UND-Glied 75 der Zentraleinheit 34 zugeleitet, wie es oben schon erwähnt wurde. Das Ausgangssignal des X-Registers 78a in der Zentraleinheit 34 wird als Schreibdatum zu der Speichereinheit 91 über ein Verknüpfungsglied 93 geleitet Die Speichereinheit 91 besitzt eine Kapazität von nx 8, wie in F i g. 4 dargestellt ist Die Spalten B1 bis BS werden durch die Spaltenadresse CA festgelegt.The memory 47 comprises a memory unit 91 and an address determination circuit 92 into which the read / write command R / W from the command decoder 69 and the row and column addresses from the A register 83 are loaded. The address determination circuit 92 and the logic element 93 are activated by the chip enable signal CEi. output by the chip select circuit 82 is enabled. The data read out from the storage unit 91 via the logic element 93 are fed to the AND element 75 of the central unit 34, as has already been mentioned above. The output signal of the X register 78a in the central unit 34 is passed as write data to the memory unit 91 via a logic element 93. The memory unit 91 has a capacity of nx 8, as in FIG. 4 is shown. The columns B 1 to BS are defined by the column address CA.

während die Reihen 1 bis η durch die Reihenadresse RA festgelegt werden. Die Speichereinheit 91 ist in drei Abschnitte unterteilt; ein erster Abschnitt 91/4 umfaßt die Spalten Sl bis B 4, ein zweiter Abschnitt 91B , umfaßt die Spalten BS und S6. und ein dritter Abschnitt 91C umfaßt die Spalten B7 bis BS. In dem ersten Abschnitt 91/4 speichern die erste bis sechzehnte Adresse den Abteilungs-Gesamtbetrag entsprechend der Abteilungstaste 12. Die siebzehnte Adressewhile the rows 1 to η are determined by the row address RA . The storage unit 91 is divided into three sections; a first portion comprising the 91/4 columns Sl to B 4, a second portion 91 B, the column BS and S6 comprises. and a third portion 91 comprises the C columns B7 to BS. In the first section 91/4, the first to sixteenth addresses store the department total corresponding to the department key 12. The seventeenth address

ι ο speichert den Gesamtumsatz zwischen den Zeitpunkten 7"I und T2. Die achtzehnte Adresse speichert den Gesamtumsatz in dem festgelegten Zeitbereich zwischen T2 und 7"3. Die neunzehnte Adresse speichert den Gesamtumsatz im Zeitbereich zwischen denι ο stores the total sales between times 7 "I and T2. The eighteenth address stores the total sales in the specified time range between T2 and 7" 3. The nineteenth address stores the total sales in the time range between the

ii Zeitpunkten 73 und Γ4. Unter der zwanzigsten Adresse wird der empfangene Gesamtbetrag gespeichert. Somit wird dieser Speicherbereich als zeitbezogener Gesamtumsatz-Speicherbereich bezeichnet. In dem zweiten Bereich wird die Posten- oder Artikelzählung unter den Adressen 1 bis 16 gespeichert. Die Verkaufszählungen zwischen den festgelegten Zeitpunkten Ti und T2, T2 und T3 und T3 und TA werden in dem Speicherbereich unter den Adressen 17 bis 19 gespeichert. Die Empfangszählung wird in der zwanzig-ii times 73 and Γ4. The total amount received is stored under the twentieth address. This memory area is thus referred to as the time-related total sales memory area. In the second area, the item or article count is stored under addresses 1 to 16. The sales counts between the specified times Ti and T2, T2 and T3 and T3 and TA are stored in the memory area at addresses 17-19. The reception count is in the twenty

2", sten Adresse gespeichert. Voreingestellte Artikelpreise in den entsprechenden Abteilungen werden unter der ersten bis sechzehnten Adresse innerhalb des Abschnitts 91 Cabgespeichert
Gemäß Fig.3B ist die Zeituhr 48 mit einem2 ", first address stored. Preset item prices in the corresponding departments are stored under the first to sixteenth addresses within section 91 Cab
According to Figure 3B, the timer 48 is with a

«ι Zeitspeicher 100 ausgestattet, der zum Speichern der Tagesdaten, der gegenwärtigen Zeitdaten und vorgewählter Zeitdaten und dgl. dient Der Zeitspeicher 100 wird durch die Adressen RA und CA der Reihen und Spalten in der Adreß-Bestimmungsschaltung 101 über das /4-Register 83 in der Zentraleinheit 34 angesprochen, und die Lese- und Schreiboperationen werden durch R/W-Befehle bewirkt die von dem Befehlsdecoder 69 zugeführt werden. Ein Steuerteil 110 der Zeituhr 48 führt ein Adressen-Codesignal und den R/W-Befehl an die Adreß-Bestimmungsschaltung 101 zum Adressieren des Zeitspeichers 100. Die von dem Zeitspeicher 100 ausgegebenen Daten werden über ein Verknüpfungsglied 102 an ein Pufferregister 103 und an ein Verknüpfungsglied 104 gegeben. Der Ausgang des«Ι Time memory 100 equipped, which is used to store the day data, the current time data and preselected time data and the like. The time memory 100 is defined by the addresses RA and CA of the rows and columns in the address determination circuit 101 via the / 4 register 83 in the central unit 34 addressed, and the read and write operations are effected by R / W commands which are supplied by the command decoder 69. A control part 110 of the timer 48 feeds an address code signal and the R / W command to the address determination circuit 101 for addressing the time memory 100. The data output by the time memory 100 is transmitted via a logic element 102 to a buffer register 103 and a logic element 104 given. The outcome of the

Pufferregisters 103 sowie ein Ein-Sekunden-Taktimpuls einem Frequenzteiler 105 werden dem Verknüpfungsglied 104 zugeführt Der Frequenzteiler 105 arbeitet in Abhängigkeit eines Kristalloszillators 50 und erzeugt zusätzlich zu dem Ein-Sekunden-Impuls ein Zeitgebersignal, das den zeitlichen Ablauf des Betriebs der entsprechenden Teile in dem Steuerteil 110 steuert Das Verknüpfungsglied 104 wählt nach Maßgabe eines Steuersignals von dem Steuerteil 110 ein Eingangssignal aus und führt dies einer als Addierer/Subtrahierer ausgebildeten Rechenschaltung 106 zu. Die Rechenschaltung 106 führt nach Maßgabe eines von dem Steuerteil 110 abgegebenen Befehls eine Addition oder Subtraktion durch und leitet das Resultat der Berechnung als Schreibdaten über das Verknüpfungsglied 107Buffer register 103 and a one second clock pulse a frequency divider 105 are fed to the logic element 104. The frequency divider 105 operates in Dependence of a crystal oscillator 50 and generates a timer signal in addition to the one-second pulse, that controls the timing of the operation of the respective parts in the control part 110 Logic element 104 selects an input signal in accordance with a control signal from control part 110 and feeds this to an arithmetic circuit 106 designed as an adder / subtracter. The computing circuit 106 performs an addition or in accordance with a command issued by the control part 110 Subtraction and forwards the result of the calculation as write data via the logic element 107

zu dem Zeitspeicher 100. Die Daten und der Übertrag des Rechenergebnisses, das von der Rechenschaltung 106 ausgegeben wird, werden der Beurteilungsschaltung 108 zugeleitet um den Speicherzustand von beispielsweise 60 oder 24 Größen- und Zeitgeberübereinstimmungen zu beurteilen. Das Ergebnis der Beurteilung durch die Beurteilungsschaltung 108 wird dem Steuerteil 110 zugeleitet der wiederum ein Steuersignal für die nächste Verarbeitung auf der Grundlage des Beurtei-to the time memory 100. The data and the transfer of the calculation result obtained from the calculation circuit 106 is outputted to the judgment circuit 108 forwarded to the memory status of, for example, 60 or 24 size and timer matches to judge. The result of judgment by the judging circuit 108 is sent to the control part 110 fed in turn a control signal for the next processing on the basis of the assessment

lungsergebnisses erzeugt. Die aus dem Zeitspeicher 100 ausgelesenen Daten werden über ein Verknüpfungsglied 109 an das UND-Glied 75 in der Zentraleinheit gegeben. Die Verknüpfungsglieder 107 und 109 sowie die Adreß-Bestimmungsschaltung 101 werden durch Chip-Freigabesignal CE2 von der Chip-Auswahlschaltung 82 freigegeben. Die Verknüpfungsglieder 102,104, 107 und die Rechenschaltung 106 sowie die Beurteilungsschaltung 108 werden durch ein von dem Steuerteil abgegebenes Signal gesteuert. Das Verknüpfungsglied 107 wird durch das Chip-Freigabesignal CE2 und das Signal von dem Steuerteil 110 gesteuert. Der Zeitspeicher 100 besitzt eine Speicherkapazität von vier Reihen mal acht Spalten, die beispielsweise in F i g. 5A zu sehen ist. Die entsprechenden Spalten Bi bis BS werden r> durch die Spaltenadresse CA gekennzeichnet, während die entsprechenden Reihen durch das Reihenadreßsignal RA gekennzeichnet werden. Die Reihen 1 bis 3 speichern Zeitdaten, wie z. B. Stunden und Minuten für jeweils zwei Spalten, d. h. B 8 - B 7, B 6 - B 5, B 4 - B 3 und B 2 — B i. Darüber hinaus sind Zeitdaten für deutlich festgelegte Gesamtsummenbildung Γ01 bis 7Ό4 in der ersten Reihe gespeichert. Zeitdaten AL 1 bis ALA sind in der zweiten Reihe gespeichert, und Zeitdaten für eine Bedienungszeit SVl bis SVA sind in der dritten Reihe 2'. gespeichert. Die Zeitdaten Π bis Γ4 definieren den Gesamt-Zeitbereich; die Zeitdaten AL 1 bis ALA definieren eine Alarmzeit, und die Zeitdaten SVi bis SVA definieren die Bedienungszeit eines Preisnachlasses und dgl. In der vierten Reihe speichern die Spalten w BS bis Bl Flag 1 und Flag 2, um die Übereinstimmung zwischen der derzeitigen Zeit und der festgelegten Zeit anzuzeigen; die Spalten B6 bis BA speichern das Jahr, den Monat und den Tag des betreffenden Datums; die Spalten S3 bis Bi die Stunde, die Minute und die j> Sekunde der laufenden Zeit. In dem Speicherplatz der vierten Reihe unter Spalte Bl des Zeitspeichers 100 zum Speichern des Flag 2 wird eine binäre »1« in dem ersten Bit b 1 gespeichert, wenn die laufende Zeit zwischen Ti und 7"2 liegt, während eine »1« in dem zweiten Bit 62 gespeichert ist, wenn die laufende Zeit zwischen T2 und TZ liegt; in dem dritten Bit 63 wird eine »1« gespeichert, wenn die laufende Zeit zwischen T3und 7" 4 liegt.results generated. The data read out from the time memory 100 are passed via a logic element 109 to the AND element 75 in the central unit. The logic elements 107 and 109 as well as the address determination circuit 101 are enabled by the chip enable signal CE2 from the chip selection circuit 82. The logic elements 102, 104, 107 and the computing circuit 106 as well as the assessment circuit 108 are controlled by a signal emitted by the control part. The logic element 107 is controlled by the chip enable signal CE2 and the signal from the control part 110. The time memory 100 has a storage capacity of four rows by eight columns, shown for example in FIG. 5A can be seen. The corresponding columns Bi to BS are identified r> by the column address CA , while the corresponding rows are identified by the row address signal RA . Rows 1 to 3 store time data such as B. Hours and minutes for two columns each, ie B 8 - B 7, B 6 - B 5, B 4 - B 3 and B 2 - B i. In addition, time data for clearly defined totals Γ01 to 7Ό4 are stored in the first row. Time data AL 1 to ALA are stored in the second row, and time data for service time SV1 to SVA are in the third row 2 '. saved. The time data Π to Γ4 define the total time range; the time data AL 1 to ALA define an alarm time, and the time data SVi to SVA define the operation time of a price reduction and the like. The column store in the fourth row w BS to Bl flag 1 and flag 2, the correspondence between the current time and the set time display; columns B6 to BA store the year, month and day of the relevant date; the columns S3 to Bi the hour, the minute and the j> second of the current time. In the memory location of the fourth row under column B1 of the time memory 100 for storing the flag 2, a binary "1" is stored in the first bit b 1 if the current time is between Ti and 7 "2, while a" 1 "is in the second bit 62 is stored if the current time is between T2 and TZ ; a "1" is stored in the third bit 63 if the current time is between T3 and 7 "4.

Beim Betrieb arbeitet die Zeituhr 48 nach Maßgabe eines Bezugssignals, das durch den Kristalloszillator 50 zugeführt wird. Das von dem Kristalloszillator 50 abgegebene Bezugssignal wird an den Frequenzteiler 105 gelegt, der den Ein-Sekunden-Impuls sowie verschiedene Zeitgeberimpulse erzeugt. Der Ein-Sekun- 5n den-Impuls des Frequenzteilers 105 wird der Rechenschaltung über das Verknüpfungsglied 104 zugeleitet. Der Steuerteil 110 stellt die Reihenadresse RA = A ein, um die vierte Reihe des Zeitspeichers 1OO festzulegen, und liest den Inhalt der in dem Zeitspeicher 100 adressierten Speicherstelle über ein Verknüpfungsglied 102 aus, um ihn anschließend in das Pufferregister 103 zu laden. Das Verknüpfungsglied 104 wählt die Ausgangsgröße des Pufferregisters 103 und den Ein-Sekunden-Impuls des Frequenzteilers 105 aus und führt sie der t>o Rechenschaltung 106 zul um hierdurch den Ein-Sekunden-Impuls zu dem Sekundendatum der Spalte B1 zu addieren. Das Ausgangssignal der Rechenschaltung 106 wird über das Verknüpfungsglied 107 dem Zeitspeicher 100 zugeführt und in die vierte Reihe eingeschrieben. fa5 Auf diese Weise wird der Inhalt der vierten Reihe des Speichers 100 stets »aufgefrischt«. Das Ausgangssignal der Rechenschaltung 106 wird der Beurteilungsschaltung 104 zugeleitet, wo beurteilt wird, ob das Ergebnis der Addition einen vorbestimmten Wert erreicht oder nicht, und das Beurteilungsergebnis bestimmt die Steuerungsoperation in dem Steuerteil. Insbesondere wird, wenn die Addition des Sekundenimpulses die Reihe BX der vierten Spalte erreicht, d.h., wenn der Sekundenbetrag den Wert 60 erreicht, diese Bedingung durch die Beurteilungsschaltung 108 festgestellt, und der Steuerteil addiert eine »1« auf den Inhalt der Spalte B2 der vierten Reihe, d. h. auf den Minutenbetrag, während zur gleichen Zeit der Sekundenbetrag gelöscht wird. Nachfolgend wird eine ähnliche Operation der Übertragungssteuerung wiederholt, um der Einstellung für Minuten, Stunden, Monate und Jahre gerecht zu werden.In operation, the timer 48 operates in accordance with a reference signal supplied by the crystal oscillator 50. The reference signal provided by the crystal oscillator 50 is applied to the frequency divider 105, which generates the one-second pulse as well as various timer pulses. The one-second pulse from the frequency divider 105 is fed to the computing circuit via the logic element 104. The control section 110 sets the row address RA = A in order to define the fourth row of the time memory 100 and reads the content of the memory location addressed in the time memory 100 via a logic element 102 in order to then load it into the buffer register 103. The logic element 104 selects the output variable of the buffer register 103 and the one-second pulse of the frequency divider 105 and feeds them to the t> o arithmetic circuit 106 perm in order to add the one-second pulse to the second data in column B 1. The output signal of the computing circuit 106 is fed to the time memory 100 via the logic element 107 and written into the fourth row. fa5 In this way, the contents of the fourth row of the memory 100 are always "refreshed". The output of the arithmetic circuit 106 is fed to the judging circuit 104, where it is judged whether or not the result of the addition reaches a predetermined value, and the judgment result determines the control operation in the control part. Specifically, when the addition of the second pulse reaches row BX of the fourth column, that is, when the second amount reaches 60, this condition is determined by the judging circuit 108, and the control section adds "1" to the content of column B2 of the fourth Row, ie on the minute amount, while at the same time the seconds amount is deleted. A similar operation of the transmission control is repeated below to accommodate the setting for minutes, hours, months, and years.

Beim anfänglichen Einstellen der Zeituhr 48 müssen Datum und Zeit korrekt eingestellt werden. Beim Einstellen wird der Steuerschalter 20 in Fig. 1 auf Pr gestellt, und hierbei wird die Betragstaste 11 entsprechend betätigt, um die Größen für das Jahr, den Monat, den Tag, die Stunde, die Minute und die Sekunde anzugeben. In diesem Fall wird die Nichtadditions-Taste » « jedesmal dann herabgedrückt, wenn in die elektronische Registrierkasse Daten eingegeben werden. Die durch die entsprechenden Tastenbetätigungen über die Tastatur 10 eingegebenen Eingangsdaten werden über die E/A-Steuerung 31 der Zentraleinheit 34 zugeleitet, wo sie über das UND-Glied 74 und das in Fig.3 gezeigte ODER-Glied 76 in das X-Register 78a eingegeben werden. Die in dem A"-Register 78a gespeicherten Eingangsdaten werden zu der Zeituhr 48 übertragen, wo sie in die Zwischenabschnitte der vierten Reihe der Spalten B 6 bis Bi über ein Verknüpfungsglied 107 geladen werden. Auf diese Weise werden die Daten und die Zeitdaten in den Zeitspeicher 100 der Zeituhr 48 geladen, und nachdem schließlich das Laden des Sekundenbetrages abgeschlossen ist, wird die obenerwähnte Zeittakt-Operation ausgeführt.When initially setting timer 48, the date and time must be set correctly. When setting the control switch 20 in Fig. 1 is set to Pr , and here the amount key 11 is operated accordingly to indicate the sizes for the year, month, day, hour, minute and second. In this case, the no-addition key "" is depressed every time data is entered into the electronic cash register. The input data entered by the corresponding key actuations via the keyboard 10 are passed via the I / O control 31 to the central processing unit 34, where they are transferred to the X register 78a via the AND gate 74 and the OR gate 76 shown in FIG can be entered. The input data stored in the A "register 78a is transferred to the timer 48 where it is loaded into the intermediate sections of the fourth row of columns B 6 to Bi via a logic gate 107. In this way, the data and the time data are stored in the time memory 100 of the timer 48 is loaded, and after the second amount loading is finally completed, the above-mentioned timing operation is carried out.

Wenn die Zeitdaten für die zeitliche Gesamtsummenbildung, die Zeitdaten für die Servicezeit und die Zeitdaten für die Alarmzeit in den Zeitspeicher 100 eingeschrieben werden, so wird dies durch Verwendung der Betragstaste 11, der T₀-Taste 196. der SV-Taste 19a und der AL-Taste 19c bewerkstelligt. Ist z.B. das Zeitdatum für die Stunde über die Betragstaste U eingegeben, so wird der Minutenbetrag über die To-Taste 196 eingegeben. Nach Betätigung der To-Taste 19b wird die Zeitfolge, die das Datum »1« spezifiziert, durch die Betragstaste 11 eingegeben, um den Bereich der ersten Reihe in den Spalten Bl und ß8 anzusprechen, so daß die Stunde und die Minute des Zeitdatums Π hierein geladen werden. Wenn die obige Operation unter Verwendung der SV-Tasten 19a anstelle der To-Taste 196 durchgeführt wird, werden die Zeitdaten für die Servicezeit in den Speicher 100 geladen, und zwar in Abschnitten der dritten Reihe unter den Spalten Bl und BS. Die Betätigung der AL-Taste 19c schreibt die Zeitdaten für einen Alarm in die Abschnitte der zweiten Reihe unter den Spalten Bl und BS. When the time data for the time total, the time data for the service time and the time data for the alarm time are written into the time memory 100, this is done by using the amount key 11, the T ₀ key 196, the SV key 19a and the AL Button 19c accomplished. If, for example, the time date for the hour is entered using the amount key U, then the minute amount is entered using the To key 196. After actuation of the To-button 19b, the time sequence, which specifies the date "1" is inputted by the amount key 11 to the area of the first row in the column Bl and address SS8, so that the hour and minute of the time date Π herein Loading. When the above operation is performed using the SV keys 19a in place of the To key 196, the time data for the service time is loaded into the memory 100 in sections of the third row under the columns B1 and BS. The actuation of the AL key 19c writes the time data for an alarm in the sections of the second row under the columns B1 and BS.

Zum Laden der vorgegebenen Abteilungsdaten werden die Betragstaste 11 und die Abteilungstaste 12 gedrückt, wobei der Steuerschalter 20 in die Position Pr geschaltet ist. Hierbei werden die Tasten-Eingangsdaten in die Speichereinheit 47 über das X-Register 78a gebracht Im Speicher 47 werden die Tasten-Eingabedaten unter der ersten bis sechzehnten Adresse in dem dritten Bereich der Speichereinheit 91 eingeschrieben, was über das Verknüpfungsglied 93 erfolgt.To load the predetermined department data, the amount key 11 and the department key 12 are pressed with the control switch 20 switched to the position Pr. In this case, the key input data are brought into the memory unit 47 via the X register 78a.

Bei der Verarbeitung der Warenverkäufe wird der Steuerschalter 20 auf REG gestellt, und die Artikelpreise der Verkaufswaren werden mittels der Betragstaste 11 eingegeben. Dann wird diejenige Abteilungstaste 12 betätigt, welche durch den Druckerteil 33 auf dem Quittungsstreifen 41 oder dem Einzelstreifen 42 ausgedruckt wird. Gleichzeitig werden die Eingabedaten auf der Anzeige 24 zur Anzeige gebracht, zu der die Eingabedaten über die Zentraleinheit 34 und den Anzeigetreiber 51 gebracht werden, und die Daten werden in der Zentraleinheit 34 akkumuliert Weiterhin werden aus dem Speicher 47 Daten, die der durch die Abteilungstaste 12 spezifizierten Adresse entsprechen, nach der Zentraleinheit 36 ausgelesen, wo sie zu den Eingabedaten addiert werden, und das Ergebnis der Addition wird unter der spezifizierten Adresse in dem Speicher 47 eingeschrieben. Jetzt wird der Preis zu einer bestimmten Reihe des ersten Bereichs 91Λ addiert, und die Posten- oder Artikelzählung wird auf eine bestimmte Reihe des zweiten Bereichs 916 aufaddiert. Auf diese Weise wird die Operation ähnlich der oben geschilderten durch Betätigen der Betragstaste 11 und der Abteilungstaste 12 für jede verkaufte Ware wiederholt Sind die Preise aller verkauften Waren eingegeben und die Abteilung spezifiziert, so wird die Saldiertaste 18 betätigt um einen Quittungsbeleg mit der Gesamtsumme und/oder dem Wechselbetrag auszugeben. Der somit durch die Zentraleinheit 34 erhaltene Gesamtbetrag wird im Anzeigeteil 24 sichtbar gemacht und über die E/A-Steuerung 31 der Druckeinrichtung 33 zugeführt, wo er auf dem Einzelstreifen 42 und dem Quittungsstreifen 43 ausgedruckt wird. Wenn die Bearbeitung unter Verwendung der Abteilungs-Voreinsteiltaste für jede Abteilung in der oben erläuterten Weise erfolgt ohne daß die Preise der Waren eingegeben werden, wird der oben geschilderte Vorgang in ähnlicher Weise ausgeführt und zwar mit den Eingangsdaten der voreingestellten Daten derjenigen Adresse, weiche der Abteilungstaste 12 entspricht, indem lediglich die Abteilungstaste 12 betätigt wird.When processing the sales of goods, the control switch 20 is set to REG, and the item prices of the sales goods are entered using the amount key 11. Then that department key becomes 12 actuated, which by the printer part 33 on the receipt strip 41 or the individual strip 42 is printed out. At the same time, the input data are shown on the display 24 to which the Input data are brought through the central processing unit 34 and the display driver 51, and the data are accumulated in the central processing unit 34. Furthermore, the memory 47 is used to store data which is transmitted by the Department key 12 correspond to the specified address, read out by the central unit 36, where they are to the Input data will be added, and the result of the addition will be at the specified address in the Memory 47 written. Now the price is added to a certain series of the first range 91Λ, and the item or article count is added to a specific row of the second area 916. In this way, the operation becomes similar to that described above by operating the amount key 11 and of the department key 12 is repeated for each goods sold. Are the prices of all goods sold entered and specified the department, the balance key 18 is pressed to include a receipt the total amount and / or the bill of exchange. The thus by the central unit 34 Total amount received is made visible in the display part 24 and via the I / O controller 31 of the printing device 33 is supplied, where it is printed out on the individual strip 42 and the receipt strip 43. if the editing using the department preset key for each department in the above If the price of the goods is not entered, the above is done Process carried out in a similar way with the input data of the preset data of those Address corresponding to the department key 12 by simply pressing the department key 12.

Die Operation der zeitlich vorgegebenen Gesamtsummenbildung soll im folgenden anhand der F i g. 1 bis 8 beschrieben werden. Werden sich auf verkaufte Waren beziehende Daten eingegeben, so wird das Tasten-Eingabesignal über die E/A-Steuerung 31 an die Zentraleinheit 34 weitergegeben und in dem Register 78a eingestellt Dann wird die Saldiertaste 18 betätigt so daß die Daten von dem ^-Register 78a in das V-Register 78i> übertragen werden, wie es in F i g. 6A bei Schritt a angezeigt ist Der Datenfluß erfolgt zu diesem Zeitpunkt derart daß die aus dem ^-Register 78a strömenden Daten durch das Verknüpfungsglied 70, den Addierer/Subtrahierer 71 und das Verknüpfungsglied 81Z? in das K-Register 786 gelangen. Beim nächsten Schritt b liest der Steuerabschnitt 62 die chipbestimmenden Daten aus, um den Zeitspeicher 100 in der Zeituhr 48 festzulegen, und lädt diesen Wert in gegebene Ziffernstellen des X-Registers 78a. Der Steuerabschnitt 62 gibt einen Operationsbefehl an die Chip-Auswahlschaltung 82. Nach Erhalt des Operationsbefehls liest die Chip-Auswahlschaltung 82 die chipbestimmenden Daten aus einer gegebenen Ziffernsteile des ^-Registers 78a aus und erzeugt das Chip-Freigabesignal CE2, um den Zeitspeicher 100 zu spezifizieren. Danach erzeugt der Steuerabschnitt 62 Adressen RA=A und CA = B 7, um den Zwischenabschnitt der vierten Reihe unter den Spalten β 7 des Zeitspeichers 100 festzulegen. Die Adressen werden durch die Code-Generatorschaltung 67 in serielle Codes umgewandelt, und dann wird der umgewandelte Code durch das Verknüpfungsglied 70 dem Addierer/Subtrahierer 71 zugeführt. Die Adressen RA und CA, die von dem Addierer/Subtrahierer 71 ausgegeben werden, werden in das /4-Register 83 eingegeben, wo sie in parallele Daten umgewandelt werden, welche wiederum der Adressierschaltung 101 innerhalb der Zeituhr 48 zugeleitet werden. Ein Lesebefehl von dem Steuerabschnitt 62 wird über denThe operation of the temporally predetermined total sum formation is described below with reference to FIG. 1 to 8. If data relating to sold goods are entered, the key input signal is passed on to the central processing unit 34 via the I / O controller 31 and set in the register 78a. Then the balance key 18 is actuated so that the data from the ^ register 78a are transferred to the V register 78i> as shown in FIG. 6A is indicated at step a. The data flow takes place at this point in time in such a way that the data flowing from the ^ register 78a through the logic element 70, the adder / subtracter 71 and the logic element 81Z? get into the K register 786. In the next step b , the control section 62 reads out the chip designating data to set the time memory 100 in the timer 48, and loads this value into given digits of the X register 78a. The control section 62 issues an operation command to the chip selection circuit 82. Upon receipt of the operation command, the chip selection circuit 82 reads the chip designating data from a given digit part of the ^ register 78a and generates the chip enable signal CE2 to specify the timing memory 100 . Thereafter, the control section 62 generates addresses RA = A and CA = B 7 in order to set the intermediate section of the fourth row under the columns β 7 of the time memory 100. The addresses are converted into serial codes by the code generator circuit 67, and then the converted code is supplied to the adder / subtracter 71 through the logic circuit 70. The addresses RA and CA output from the adder / subtracter 71 are input to the / 4 register 83, where they are converted into parallel data, which in turn are supplied to the addressing circuit 101 within the timer 48. A read command from the control section 62 is received via the

ίο Befehlsdecoder 69 in diesem eingestellt. Das bedeutet, das Chip-Freigabesignal CEl spezifiziert die Zeituhr 48, und das Flag 2 adressiert den Zeitspeicher 100. Durch die Adressierung im Schritt b wird das Flag 2, das in der Speicherstelle der vierten Reihe und der Spalte Bl (4, Bl) des Zeitspeichers 100 gespeichert ist, ausgelesen, und das Ausiesesigna! wird über das UND-Glied 75 und das ODER-Glied 76 zu dem AT-Register 78a übertragen. Wenn die laufende Zeit aus dem Zeitspeicher 100 in das Pufferregister 103 ausgelesen wird, so liest die Zeituhr 48 sukzessive die Zeitdaten der zeitlichen Gesamtsummenbildung 7Ί bis Γ4 aus dem Zeitspeicher 100 aus und führt sie über das Verknüpfungsglied 104 der Rechenschaltung 106 zu, um diese Daten mit der in dem Pufferregister 103 gespeicherten laufenden Zeit zu vergleichen. Das Vergleichsergebnis wird der Beurteilungsschaltung 108 zugeführt. In der Beurteilungsschaltung 108 wird die Bedienungszeit, d. h. T1 bis Tl, Tl bis 7"3 oder T3 ois T4, zu welcher die laufende Zeit gehört, aufgesucht, und die binäre Zahl »1« wird in das entsprechende Bit der Flag-2-Speicherstelle bX bis 6 3 des Zeitspeichers 100 geladen.ίο command decoder 69 set in this. This means that the chip enable signal CEl specifies the timer 48, and the flag 2 addresses the time memory 100. By addressing in step b , the flag 2, which is in the memory location of the fourth row and the column Bl (4, Bl) des Time memory 100 is stored, read out, and the Ausiesesigna! is transferred via the AND gate 75 and the OR gate 76 to the AT register 78a. When the current time is read from the time memory 100 into the buffer register 103, the time clock 48 successively reads the time data of the temporal totalization 7Ί to Γ4 from the time memory 100 and feeds them via the logic element 104 to the computing circuit 106 in order to include this data with the current time stored in the buffer register 103. The comparison result is fed to the judgment circuit 108. In the evaluation circuit 108 the service time, ie T 1 to Tl, Tl to 7 "3 or T3 to T 4, to which the current time belongs, is looked up, and the binary number" 1 "is placed in the corresponding bit of flag-2 - Storage location bX to 6 3 of the time memory 100 loaded.

Man nehme an, die Zeit TX sei auf 10.00 Uhr, Tl auf 12.00 Uhr, Γ3 auf 14.00 Uhr und Γ4 auf 17.00 Uhr voreingestellt, so daß unter diesen Umständen der Quittungsstreifen um 1030 Uhr durch Herabdrücken der Taste 18 ausgegeben wird. Wie oben beschrieben, wird die Speicherstelle M (4, B 7) des Zeitspeichers 100 adressiert und der Inhalt des Flags 2 aus dem Zeitspeicher 100 in das Ausgaberegister 78a gelesen.Assume that the time TX is preset to 10:00 a.m., Tl to 12:00 a.m., Γ3 to 2:00 p.m. and Γ4 to 5:00 p.m., so that under these circumstances the receipt slip is output at 1030 a.m. by pressing key 18. As described above, the memory location M (4, B 7) of the time memory 100 is addressed and the content of the flag 2 is read from the time memory 100 into the output register 78a.

Die laufende Zeit 1030 Uhr fällt in den Zeitbereich Ti bis Γ2, d. h. 10.00 Uhr bis 12.00 Uhr, und die binäre »1« wird in das erste Bit b 1 des Flags 2 geschrieben, so daß das Flag 2 den Wert »0001« hat. Wie im Schritt c von Fi g. 6 zu sehen ist wird der Inhalt »0001« des Flags 2, der in das Register 78a gelesen wurde, zu der Beurteilungsschaltung 84 über das Verknüpfungsglied 70 und den Addierer/Subtrahierer 71 geleitet Die Beurteilungsschaltung stellt fest ob irgendeines der Bits des Hags 2 eine »1« enthält oder nicht wie es in Schritt (/gezeigt ist Ist das Ergebnis der Beurteilung »NEIN«, d. h, fällt die laufende Zeit nicht in die Zeitbereiche, so wird die zeitliche Gesamtsummenbildung nicht ausgeführt, und die Quittung wird unmittelbar ausgegeben. Lautet die Beurteilung »JA«, d. h, die laufende Zeit fällt in einen der Zeitbereiche, so fährt der Prozeß bei Schritt e in Fig.6A fort In diesem Schritt veranlaßt der Steuerabschnitt 62 die Chip-Bestimmungsschaltung 82, ein Chip-Freigabesignal CEX zu erzeugen und adressiert die Speichereinheit 47, um eine der Adressen 17 bis 19 gemäß den Inhalten des Flags 2 zu adressieren. In diesem Fall fällt die laufende Zeit in den Zeitbereich TX bis TI, so daß die siebzehnte Adresse des Speichers 47 festgelegt wird. Danach erfolgt der Übergang zu Schritt /in Fig.6A. Danach werden die Inhalte von M(RA, CAX z. B. die Artikel-Nummer »20«, in dem Zeitbereich zwischen 7*1 und T2 und der Zwischenbetrag »13,200« in demselben Bereich in das Ä'-Regisier 78a ausgelesen. Der Inhalt von »13,200« in dem X-Register 78a und dieThe current time 10:30 o'clock falls in the time range Ti to Γ2, ie 10:00 a.m. to 12:00 p.m., and the binary "1" is written to the first bit b 1 of flag 2, so that flag 2 has the value "0001". As in step c of FIG. 6 the content "0001" of flag 2, which was read into register 78a, is passed to assessment circuit 84 via logic element 70 and adder / subtracter 71. 1 «or not as shown in step (/. If the result of the assessment is» NO «, i.e. if the current time does not fall within the time ranges, the total time is not calculated and the acknowledgment is issued immediately. When the judgment is "YES", that is, the current time falls within one of the time ranges, the process advances to step e in Fig. 6A. In this step, the control section 62 causes the chip determination circuit 82 to issue a chip enable signal CEX and addresses the memory unit 47 in order to address one of the addresses 17 to 19 in accordance with the contents of the flag 2. In this case, the current time falls in the time range TX to TI, so that the seventeenth A address of the memory 47 is determined. Then the transition to step / in Fig. 6A takes place. The contents of M (RA, CAX, for example the article number "20" in the time range between 7 * 1 and T2 and the intermediate amount "13.200" in the same range are read out into the Ä'-Regisier 78a Contents of "13.200" in the X register 78a and the

Verkaufsdaten, ζ. B. »700«, die in dem K-Register 7Sb gespeichert sind, werden über das Verknüpfungsglied 70 dem Addierer/Subtrahierer 71 zugeleitet. In der Schaltung 71 werden diese Werte addiert. Weiterhin wird die Artikelzahl »20« in dem Zeitbereich Ti bis 7~2 dem Addierer/Subtrahierer 71 zugeleitet, so sie einer »+!«-Operation unterworfen wird. Danach wird der Gesamtbetrag »13,900« in dem Zeitbereich Π bis T2 und die Artikelzahl »21« in demselben Zeitbereich unter der siebzehnten Adresse des Speichers 47 abgespei- m chert.Sales data, ζ. B. "700", which are stored in the K register 7Sb , are passed to the adder / subtracter 71 via the logic element 70. In the circuit 71 these values are added. Furthermore, the article number "20" in the time range Ti to 7 ~ 2 is fed to the adder / subtracter 71 if it is subjected to a "+!" Operation. The total amount “13.900” is then stored in the time range Π to T2 and the number of articles “21” in the same time range at the seventeenth address of the memory 47.

Der Ablauf des Schrittes e nach Fig.6A ist im einzelnen in Fig.6B dargestellt. Beim Schritt el wird festgestellt, ob in dem ersten Bit b 1 eine »1« vorhanden ist oder nicht, d. h., ob der Inhalt des Flags 2 den Wert 0001 hat oder nicht, !st in dem Bit b\ eine »1« vorhanden, so lädt der Schritt e 2 Chip-Freigabesignal in das -f-Register 78 und darüber hinaus die Reihenadresse RA = 17 und die Spaltenadresse CA = B\ werden in das A- Register 83 geladen. Ist in dem Bit 6 1 im Schritt e 1 keine »1« eingestellt, so wird ein Schritt e3 ausgeführt, um zu sehen, ob die binäre »1« in dem zweiten Bit 62 gesetzt ist oder nicht Wenn die »1« in dem Bit b2 gesetzt ist, lädt ein Schritt e4 das Chip-Freigabesignal CE1 in das X- Register 78a und stellt die Reihenadresse RA = 18 und die Spaltenadresse CA = B\ in dem A- Register 83 ein. Ist in dem Bit b 2 im Schritt e 3 keine »1« gespeichert, so wird ein nächster Schritt e5 ausgeführt Dieser Schritt lädt das Chip-Freigabesignal CE \ in das X-Register 78a und die Reihenadresse Λ/4 = 19 und die Spaltenadresse CA = Bi in das A- Adressenregister 83.The sequence of step e according to FIG. 6A is shown in detail in FIG. 6B. In step el it is determined whether there is a "1" in the first bit b 1 or not, that is, whether the content of flag 2 has the value 0001 or not, if there is a "1" in the bit b \ , step e 2 loads the chip enable signal into the -f register 78 and, moreover, the row address RA = 17 and the column address CA = B \ are loaded into the A register 83. If no “1” is set in bit 6 1 in step e 1, a step e3 is carried out to see whether the binary “1” is set in the second bit 62 or not b2 is set, a step e4 loads the chip enable signal CE 1 into the X register 78a and sets the row address RA = 18 and the column address CA = B \ in the A register 83. If no “1” is stored in bit b 2 in step e 3, a next step e5 is carried out. This step loads the chip enable signal CE \ into the X register 78a and the row address Λ / 4 = 19 and the column address CA. = Bi in the A address register 83.

F i g. 8B zeigt den Fall, wenn die Umsatzverarbeitung um 1130 Uhr geschieht.F i g. Fig. 8B shows the case when the sales processing occurs at 1130 am.

Wenn die Umsatzverarbeitung nach 12.00 Uhr geschieht beispielsweise um 12.01 Uhr, wie in Fig.8C gezeigt ist wobei eine Gesamtsummenbildung vollzogen wird und ein Beleg ausgegeben wird, so werden die Speicherstellen in der achtzehnten Reihe unter den Spalten B 6 bis B1 des Speichers 100 spezifiziert da zu *o diesem Zeitpunkt das zweite Bit b2 des Flags 2 auf »1« gesetzt ist und daher dessen Inhalt »0010« ist. Handelt es sich bei diesem Verkauf um den ersten nach 12.00 Uhr, so sind die Inhalte der achtzehnten Reihe unter den Spalten β 6 bis β 1 sämtlich »0«. Dementsprechend wird die Artikelzahl in dem Zeitbereich TT. bis T3 in die Speicherstellen der Spalten B 6 bis Bl und der achtzehnten Reihe mit dem Gesamtbetrag innerhalb desselben Zeitbereichs, beispielsweise »450«, des Umsatzbetrages zu diesem Zeitpunkt geladen. Hiernach wird die Datenzusammenrechnung bezüglich der Speicherstellen der achtzehnten Reihe unter den Spalten B 5 bis BX des Speichers 100 bis zur Zeit Γ3, d. h. 14.00 Uhr, fortgesetztIf the conversion processing after 12.00 done, for example at 12:01, as shown in Figure 8C wherein the total summation is performed and a receipt is issued, the memory locations in the eighteenth row under the column B are specified 6 to B 1 of memory 100 because at this point in time the second bit b2 of flag 2 is set to "1" and therefore its content is "0010". If this sale is the first one after 12 noon, the contents of the eighteenth row under columns β 6 to β 1 are all "0". Accordingly, the article number in the time range TT. to T3 in the memory locations of columns B 6 to B1 and the eighteenth row with the total amount within the same time range, for example "450", of the sales amount at this point in time. Thereafter, the data aggregation with respect to the storage locations of the eighteenth row under columns B 5 to BX of the memory 100 is continued up to time Γ3, ie 2:00 p.m.

Nach 14.00 Uhr werden die Daten bezüglich der Speicherstellen in der neunzehnten Reihe unter den Spalten B 6 bis B1 bis zur Zeit Γ4, d. h. bis 17.00 Uhr in diesem Fall, zusammengerechnet In diesem Fall werden der Geldbetrag und die Artikelanzahl zusammengerechnet und die Operation geht zu Schritt g über. In diesem Schritt werden diese Umsatzdaten (der obenerwähnte Gesamtbetrag), die in dem V-Register 786 der Registergruppe 77 gespeichert sind, zu dem ^-Register 78a und dann zu der E/A-Steuerung 31 übertragen, wo die Daten in dem Ausgangs-Pufferregister (nicht gezeigt) gespeichert werden. Die E/A-Steuerung steuen den Druckerabschnitt 33 auf der Grundlage der in dem Ausgangs-Pufferregister gespeicherten Daten und druckt die Daten aus, wie in Schrilt h von F i g. 6 gezeigt ist. Im Schritt Λ wird der in den Fig. 9A und 9B gezeigte Druckvorgang zusätzlich zum Ausdrucken der Daten vollzogen. Am Ende des Datenausdrucks wird die Nachfolgezahl ausgedruckt, wie in Schritt h 1 von F i g. 9 zu sehen ist. Zu diesem Zeitpunkt stellt das aus dem Steucrabschnitt 62 ausgelesene Mikroprogramm die Chip-Bestimmungsdaten ein, um den Speicher 47 und das -Y-Register 78a zu spezifizieren. Dann überträgt das Mikroprogramm des Steuerabschnitts 62 einen Operationsbefehl zu der Chip-Bestimmungsschaltung 82. Nach Erhalt des Operationsprogramms liest die Chip-Bestimmungsschaltung 82 die chipbestimmenden Daten aus dem X-Register 78a aus, um ein Chip-Freigabesignal CEi zu erzeugen und den Speicher 47 festzulegen. Danach erzeugt der Steuerabschnit! einen Adreßcode, um die Speicherstellen der siebzehnten Reihe und der Spalten B 7 und B8 der Speichereinheit 91 zu spezifizieren. Danach wird der Adreßcode durch den Codegenerator 67 in einen seriellen Code umgewandelt. Der umgewandelte serielle Code wird daraufhin über das Verknüpfungsglied 70 zu dem Addierer/Subtrahierer 71 geleitet. Die von dem Addierer/Subtrahierer 71 ausgegebenen Daten werden in das A- Register 83 geladen, wo sie in parallele Daten umgewandelt werden, um der Adressierschaltung 92 zugeführt zu werden. Ein durch den Befehlsdecoder 69 aus dem Steuerabschnitt 62 geholter Lesebefehl wird in der Adressierschaltung 92 bereitgestellt. Als Folge davon wird der Inhalt der Speicherstellen der siebzehnten Reihe und der Spalten B 8 und B 7, d. h. die Nachfolgezahl, z. B. »3400«, aus der Speichereinheit 91 ausgelesen, und daraufhin wird die Nachfolgezahl über das UND-Glied 75 und das ODER-Glied 76 an das A"-Register 78a geleitet. Die aus dem X- Register 78a ausgelesene Nachfolgezahl wird zu dem Ausgapgs-Pufferregister in der E/A-Steuerung 31 übertragen, und zwar zusammen mit »NO«, wie es in F i g. 9A gezeigt ist Die Daten in dem Ausgangs-Pufferregister steuern die Operation des Druckerteils 33, damit dieser die Nachfolgezahl »NO 3400« auf dem Beleg ausdruckt. Die Nachfolgezahl »3400«, die aus dem X-Register 78a ausgelesen wurde, wird dem Addierer/ Subtrahierer zugeleitet, wo sie um eins erhöht wird. Durch diese Addition erhält die Nachfolgezahl den Wert »3401«, welche wiederum in die Speicherstellen der siebzehnten Reihe und der Spalten J38 und Bl innerhalb der Speichereinheit 91 geladen wird.After 2 p.m., the data relating to the storage locations in the nineteenth row under columns B 6 to B 1 are added up until time Γ4, i.e. until 5 p.m. in this case.In this case, the amount of money and the number of items are added together and the operation is closed Step g over. In this step, this sales data (the total amount mentioned above) stored in the V register 786 of the register group 77 is transferred to the ^ register 78a and then to the I / O controller 31, where the data in the output Buffer registers (not shown) are stored. The I / O controller controls the printer section 33 based on the data stored in the output buffer register, and prints out the data as shown in step h of FIG. 6 is shown. In step Λ, the printing operation shown in Figs. 9A and 9B is performed in addition to printing out the data. At the end of the data printout, the following number is printed out, as in step h 1 of FIG. 9 can be seen. At this time, the microprogram read out from the control section 62 sets the chip designation data to specify the memory 47 and the -Y register 78a. Then, the microprogram of the control section 62 transmits an operation command to the chip designation circuit 82. After receiving the operation program, the chip designation circuit 82 reads out the chip designating data from the X register 78a to generate a chip enable signal CEi and designate the memory 47 . Then the control section! an address code to specify the memory locations of the seventeenth row and columns B7 and B8 of the memory unit 91. Thereafter, the address code is converted into a serial code by the code generator 67. The converted serial code is then passed to the adder / subtracter 71 via the logic element 70. The data output from the adder / subtracter 71 is loaded into the A register 83, where it is converted into parallel data to be supplied to the addressing circuit 92. A read command fetched from the control section 62 by the command decoder 69 is provided in the addressing circuit 92. As a result, the content of the memory locations of the seventeenth row and columns B 8 and B 7, ie the successor number, e.g. B. "3400" is read out of the memory unit 91, and then the successor number is passed to the A "register 78a via the AND gate 75 and the OR element 76. The successor number read out from the X register 78a becomes the The output buffer register in the I / O controller 31 is transferred together with "NO" as shown in FIG. 9A. NO 3400 "is printed out on the receipt. The subsequent number" 3400 ", which was read from the X register 78a, is passed to the adder / subtracter, where it is increased by one. This addition gives the subsequent number the value" 3401 ", which in turn is loaded into the memory locations of the seventeenth row and the columns J38 and B1 within the memory unit 91.

Wenn die Druckoperation der Nachfolgezahl abgeschlossen ist gibt die Zentraleinheit 34 einen Papiervorschub-Befehl an die E/A-Steuerung 31. Demzufolge wird der Papiervorschub um N Spalten auf dem Beleg ausgeführt wie im Schritt h 2 in F i g. 9A gezeigt ist.When the printing operation of the sequential number is completed, the CPU 34 issues a paper feed command to the I / O controller 31. Accordingly, the paper is fed by N columns on the receipt as in step h 2 in FIG. 9A is shown.

Danach überträgt die Zentraleinheit 34 einen Stempel-Dnickbefehl zu der E/A-Steuerung 31, so daß, wie in Schritt Λ3 in Fig.9A zu sehen ist »Ihr Quittungsbeleg — Danke schön« ausgedruckt wird.Thereafter, the central processing unit 34 transmits a punching command to the I / O controller 31 so that, as can be seen in step Λ3 in Fig. 9A, “Your Receipt slip - Thank you «is printed out.

Ist das Stempeldrucken abgeschlossen, so geht die Operation über in den Zustand »Datenausdruck«, so daß die Zentraleinheit 34 eine Chip-Bestimmung für die Zeituhr 48 sowie eine Adressierung des Datums für den Zeitspeicher 100 durchführt Das heißt die Zentraleinheit 34 überträgt einen Code, der das Chip der Zeituhr 48 bestimmt d. h. den Wert »0010«, zu dem X-Register 78a, während sie gleichzeitig einen Operationsbefehl an die Chip-Bestimmungsschaltung 82 durch den Steuerteil 62 abgibt Nach Erhalt des Operationsbefehls liest die Chip-Bestimmungsschaltung 82 aus dem X- Register 78a den chipbestimmenden Code »0010« und erzeugt dasWhen the stamp printing has been completed, the operation changes to the "data printout" state, so that the central unit 34 determines the chip for the timer 48 and addresses the date for the time memory 100 that is, the chip of the timer 48 determines the value "0010" to the X register 78a, while at the same time it issues an operation command to the chip determination circuit 82 through the control part 62. After receiving the operation command, the chip determination circuit 82 reads from the X register. Register 78a the chip-defining code "0010" and generates it

Chip-Auswahlsignal CE2. um das Chip der Zeituhr 48 festzulegen.Chip select signal CE2. to set the chip of the timer 48.

Danach überträgt der Steuerabschnitt ö2 die Adreßdaten durch das Verknüpfungsglied 70 zu dem Adreßregister 83 und zu dem Addierer/Subtrahierer 71. Die Adreßdaten spezifizieren die Speichersteüen in der vierten Reihe der Spalten B 6, BS und B 4. Die Adreßdaten werden von dem Adreßregister 83 zu der Adressierschaltung 101 in der Zeituhr 48 übertragen. In der Adreß-Bestimmungsschaltung 101 wird ein Lesebefehl eingestellt, der von dem Steuerteil über den Befehlsdecoder 69 zugeführt wird. Demzufolge wird das Datum, am 20. November 1976 z. B. »76 11 20«, aus den Speicherplätzen der vierten Reihe der Spalten B6, B5 und ß4 des Speichers 100 ausgelesen, wie es bei Schritt Λ5 in Fig.9B zu sehen ist. Die ausgelesenen Daten werden über das Verknüpfungsglied 109, das UND-Glied 75 und das ODER-Glied 76 zu dem A"-Register 78a übertragen. Das aus dem X-Register 78a ausgelesene Datum wird zu dem Ausgangs-Pufferregister in der E/A-Steuerung übertragen, zusammen mit dem Segmentcode, wie es bei Schritt Λ 6 in F i g. 9B zu sehen ist. Die E/A-Steuerung 31 steuert den Druckerteil 33 gemäß den Daten, die in dem Ausgatigs-Pufferregister gespeichert sind, um die Daten, wie in Schritt h 7 in F i g. 9B gezeigt ist. auszudrucken. Der Belegausgabevorgang geschieht in der oben beschriebenen Weise. Der Stempelausdruck »Ihr Beleg — Danke schön« und das Ausdrucken von Daten werden für den nachfolgenden Quittungsbeleg durchgeführt. Gemäß F i g. 9B wird der Beleg zwischen der Nachfolgezahl und dem Stempeldruck mit N Reihen Abstand abgerissen. Daher sind Stempeldruck und Datenausdruck im oberen Teil des ausgegebenen Belegs angeordnet.Thereafter, the control section ö2 transmits the address data through the logic element 70 to the address register 83 and to the adder / subtracter 71. The address data specify the storage units in the fourth row of the columns B 6, BS and B 4. The address data are from the address register 83 to the addressing circuit 101 in the timer 48. In the address determination circuit 101, a read command, which is supplied from the control part via the command decoder 69, is set. Accordingly, the date on November 20, 1976 becomes e.g. B. "76 11 20", read from the memory locations of the fourth row of columns B6, B5 and β4 of the memory 100, as can be seen in step Λ5 in FIG. 9B. The data read out are transmitted via the logic element 109, the AND element 75 and the OR element 76 to the A "register 78a. The data read out from the X register 78a is transferred to the output buffer register in the I / O register. Control is transferred along with the segment code as shown in step Λ 6 in Fig. 9B The I / O controller 31 controls the printer part 33 in accordance with the data stored in the output buffer register Data is to be printed out as shown in step h 7 in Fig. 9B. The receipt issuing process is carried out in the manner described above In Fig. 9B, the receipt is torn off between the successor number and the stamp print with a spacing of N. Therefore, the stamp print and data printout are arranged in the upper part of the issued receipt.

In der oben erläuterten Ausführungsform werden die Zeil und die Daten durch Einstellen des Steuerschalters 20 auf »Pr« und durch alternatives Drücken der Betragstaste 11 und der Nichtaddiertaste » « eingestellt. Jedoch können Jahr, Monat, Tag, Stunde, Minute und Sekunde nacheinander eingegeben werden, indem die Betragstaste 11 und anschließend die Nichtadditionstaste für denselben Impuls betätigt werden. Wenn die Zeit für die Gesamtsummenbildung eingestellt wird, können Stunden und Minuten fortlaufend über die Betragstaste 11 eingegeben werden, indem danach die To-Gesamtsummentaste 19Z>gedrückt wird, abweichend von dem oben beschriebenen Beispiel. Da die To-Gesamtsummentaste 196 separat vorgesehen ist, kann sie stets setzbar sein, ungeachtet des Zustandes, der durch den Steuerschalter 20 eingestellt ist Wird gewünscht, daß die To-Gesamtsummentaste 19ύ durch eine andere Taste ersetzt wird, so kann die ST-Taste 17 oder eine andere verwendet werden, unter der Bedingung, daß der Steuerschalter 20 beispielsweise in den Zustand »Pr« geschaltet ist.In the embodiment explained above, the line and data are changed by setting the control switch 20 is set to »Pr« and by pressing the amount key 11 and the non-adding key »« as an alternative. However, year, month, day, hour, minute and second can be entered one after the other by using the amount key 11 and then the non-addition key are operated for the same pulse. if the time for the totaling is set, hours and minutes can be entered continuously via the Amount key 11 can be entered by then pressing the To total key 19Z>, deviating from the example described above. Since the to-total key 196 is provided separately, it can always be settable, regardless of the state that is set by the control switch 20 desired that the To grand total key 19ύ through Another key is replaced, the ST key 17 or another can be used under the Condition that the control switch 20 is switched to the "Pr" state, for example.

Im obigen Ausführungsbeispiel werden Umsatzbetrag und Verkaufszählung innerhalb einer vorbestimmien Zeit bei jeder Betätigung der Saldiertaste 18 zusammengerechnet. Ist jedoch der Speicherplatz zum Speichern des Gesamtbetrages und der Zählung für jede Abteilung vorgesehen, so kann das Zusammenrechnen für jede Abteilung vollzogen werden. In diesem Fall wird das Zusammenrechnen bei jeder Betätigung der Abteilungstaste durchgeführt. Darüber hinaus können, da Speicherplätze zum Speichern des Gesamibetrages und der Zählungen für jeden Geschäftsabschluß vorgesehen sind, der Gesamtbetrag und der Zählbetrag für jeden Geschäftsabschluß zusammengerechnet werden. In diesem Fall wird bei jeder Betätigung der Umsatztaste 16 in Zusammenrechnen durchgeführt. Ist darüber hinaus Speicherplatz zum Speichern des Gesamtbetrages und der Zählungen für jede Angestelltentaste vorgesehen, so können für jeden Angestellten der Gesamtumsatz und die Zählung innerhalb einer gegebenen Zeit zusammengerechnet werden. In diesem Fall wird eine Zusammenrechnung jedesmal dann durchgeführt, wenn die Registriertaste, wie z. B. die Abschlußtaste 16, die Abteilungstaste 12 oder die Zwischenbetragstaste 17 betätigt werden.In the above embodiment, the sales amount and sales count are set within a predetermined range Time added up each time the balance key 18 is pressed. However, if the space is left to the Saving the total amount and the count provided for each department so that they can be added up be carried out for each department. In this case, the total is added each time the Department key carried out. In addition, there are storage spaces to save the total amount and the counts are provided for each deal, the total amount and the count amount be added together for each transaction. In this case, the Sales key 16 carried out in totaling. There is also space to save the Total amount and counts provided for each employee key, so can for each employee the total sales and the count are added together within a given time. In this In this case, a total is carried out every time the register key, such as. B. the Complete key 16, the department key 12 or the sub-amount key 17 are operated.

)i Die Beträge und die Zählungen können nicht nur innerhalb einer bestimmten Zeit, sondern auch innerhalb des Datums zusammengerechnet werden. In diesem Fall sind Speicherplätze vorgesehen zurr Speichern des Gesamtbetrages und der Zählungen des vorbestimmten Datums, und jedesmal dann, wenn eine Registrierung erfolgt, wird das voreingestellte Datum mit dem Datum der Registrierung verglichen, um der Gesamtbetrag und die Zählung akkumulativ in einer gegebenen Speicherstelle abzuspeichern.) i The amounts and the counts can not only within a certain time, but also within the date. In In this case, memory spaces are provided for storing the total amount and the counts of the predetermined date, and every time registration is made, it becomes the preset date compared with the date of registration to get the total amount and the count accumulative in one to save the given memory location.

Hierzu 12 Blatt ZeichnungenIn addition 12 sheets of drawings

Claims

Patent claims:

1. Electronic cash register with a keyboard, one having multiple memory locations Memory for storing accumulated sales amounts, a central processing unit for Controlling a calculation process in accordance with data entered via the keyboard, and a Printing device for printing out annual, monthly and daily data, marked by a time clock (48), the current time data for updating the year, month and Provides daily data, and a time memory (100) with memory areas for storing the Time clock (48) supplied year, month and day data, with the printing device (33) the Annual, monthly and daily data stored in the memory areas of the time memory (100) are printable.

2. Electronic cash register according to claim 1, characterized in that the timer (48) has a Having frequency divider (105) for dividing reference frequency signals and a computing circuit (106) for successively adding up time pulse signals supplied by the frequency divider (105), that the time clock (48) the time memory (100) for storing by the arithmetic circuit (106) Time data supplied includes and a control part (UO) for controlling the by the computing circuit (106) performed time counting.

3. Electronic cash register according to claim 2, characterized in that the timer (48) on is formed on a single chip.

The present invention relates to an electronic cash register according to the preamble of Claim 1.

A cash register of this type is e.g. B. known from the company print of the Nixdorf company: »Nixdorf Kassen-System im Handel, Nr. 20/1002/72«. at For cash registers of this type, it is desirable that the date be on the receipt slip issued. at The conventional cash register required the operator to enter the dates, z. B. the year, the month and the day at the beginning of each working day for the receipt issue keyed in. This process is not only expensive, but there is also the risk that the Keying in the date makes an error so that the wrong date appears on all receipts.

The invention is based on the object of an electronic cash register of the type mentioned at the beginning Specify the type with which a dated receipt can be issued without the necessity consists of keying in the relevant date before each working day.

Starting from an electronic cash register of the type mentioned above, this task is carried out the features specified in the characterizing part of claim 1 solved.

With the cash register according to the invention there is no need to type in the relevant date every day.

Every time a receipt is issued, the correct date is stored in the line memory read out and appears on the receipt. Since there is no typing, the probability is that on a wrong date appears on the receipt, practically zero.

Advantageous further developments of the invention emerge from the subclaims.

In the following an embodiment of the invention is explained in more detail with reference to the drawing shows

F i g. 1 a keyboard of an electronic cash register,

2A and 2B together are a block diagram of FIG entire cash register,

F i g. 3A is a circuit diagram of the circuit diagram used in the circuit of FIG. 2 central unit used,

F i g. 3B is a circuit diagram showing a memory and a timer shown in FIG. 2 shows

F i g. 4 a memory overview of the memory,

F i g. 5A and 5B memory overviews of the time memory in the time

F i g. 6A and 6B are a flow chart illustrating the operation of the circuit in FIG Time counting,

7 shows a data overview of the data stored in the time memory of the time clock;

Figs. 8A to BC, data stored in the time memory and the register in time counting, and

F i g. 9A and 9B are a schematic diagram for illustrating the printing process of successive ones Numbers and dates.

Fig. 1 shows the arrangement of a keyboard 10 of an electronic cash register (ECR). The reference number 11 denotes amount keys for entering numeric values such as B. Price and quantity of Goods, 12 denotes a department key for registering goods by group, 13 denotes a clear key for clearing numerical data entered from the amount keyboard 11. One with the Function keyboard provided with reference numeral 14 consists of individual keys which do not add () to the Providing the preselected time, as well as a space bar (Vo), a multiplication key (), a percent key (%), and (+) and (-) keys, which are used to display the increase or decrease of the percentage to serve. Numeral 15 denotes an employee key for inputting the responsible person Person. A sales keyboard 16 includes individual keys, each of the receipt (Rc), disbursement (Pd), Represent total net (Nt), balance sheet (Bl), no sales (NS), credit (Cr) and debit (Ch). The reference number 17 denotes a subtotal key (ST) for obtaining intermediate results in a Billing process. A balance key 10 (Ca / AMT) is used to issue a receipt for the Receive the total amount and / or the change amount. A time key 19 is used to provide the Time used. 19a denotes an operation key for providing an operation period. 19ö provides a time range of totaling. 19c designates an alarm button (AL) to provide an alarm clock. The x buttons 19a to 19c represent the time keyboard 19. A control lock 20 can be switched over to the operating states (OFF), (Pr), (REG), (X) and (Z). The operating state (OFF) is used when the electronic cash register is out of order; the operating status (Pr)