JP2008270633A - 半導体素子内蔵基板 - Google Patents

Abstract

【課題】半導体素子の外部接続電極となる金属バンプのピッチが狭くなっても、金属バンプと導体層との接続信頼性に優れた半導体素子内蔵基板を提供する。
【解決手段】フリップチップ実装により半導体素子が内蔵された基板であって、該半導体素子の外部接続電極となる金属バンプが接着剤で固定されていると共に、金属めっきからなる導体層と接続している半導体素子内蔵基板。
【選択図】図１

Description

本発明は、半導体素子を内蔵した基板、特に、半導体素子の外部接続電極となる金属バンプのピッチが狭くても接続信頼性に優れる半導体素子内蔵基板に関する。

従来の半導体素子内蔵基板の構造例を、図８を用いて説明する。図８において、Ｋは半導体素子内蔵基板で、銅箔８０２の上面に形成された絶縁層８０１の上方に、接着剤８０６を介して半導体素子８０４が搭載されていると共に、当該半導体素子８０４の外部接続電極となる金属バンプ８０５がはんだ８１３を介して金属層８０２に接続され、且つ当該半導体素子８０４の側方と上層には絶縁基材８０７が形成されていると共に、当該絶縁基材８０７の上面には銅箔８０８が形成されている。

次に、図９を用いて斯かる従来の半導体素子内蔵基板の製造方法を説明する。
まず、半導体素子をフリップチップ実装するために、銅箔８０２に図９（ａ）に示す絶縁層８０１を張り合わせて図９（ｂ）に示す基材を得る。次いで、図９（ｃ）に示すように、半導体素子８０４の外部接続電極となる金属バンプ８０５に対応する開口部８０３を当該基材の絶縁層８０１にレーザ加工にて形成する。次いで、図９（ｄ）に示すように、当該開口部８０３にクリームはんだを塗布した後、半導体素子８０４と絶縁層８０１の間に接着剤８０６を介して金属バンプ８０５を備えた半導体素子８０４を搭載し、リフローによる熱によりはんだ８１３を溶融接合する。次いで、図９（ｅ）に示すように、当該半導体素子８０４の側方に半硬化状態の絶縁基材８０７及びその上面に銅箔８０８を配置し、積層して図９（ｆ）に示す半導体素子内蔵基板Ｋを得る。尚、当該基板Ｋは更に写真法にてエッチングレジストを露光・現像にて形成し、上下の銅箔に回路形成される。

斯かる従来の製造方法によれば、半導体素子８０４の外部接続電極となる金属バンプ８０５のピッチが６０μｍ以上であれば、半導体素子搭載用の絶縁層８０１に設ける開口部８０３のレーザ加工時の機械的な精度や回路形成時の露光によるズレ量を考慮しても半導体素子内蔵基板を製造することは可能であった。

しかしながら、半導体素子８０４の外部接続電極となる金属バンプ８０５のピッチが、５０μｍ以下になると穴径やランド径も小さくなるため、加工上の位置ズレのマージンが少なくなり、前記機械的加工のズレ量を吸収できなくなる結果、回路形成時の酸洗浄薬液あるいはエッチング工程でエッチング液が固化しているはんだを溶解し、半導体素子の接合に問題が生じてしまうのが実状であった。図１０は、当該固化したはんだ８１３が、回路８０９、８１０を形成する際の酸洗浄薬液あるいはエッチング液に溶解し、接合不良を起こしている半導体素子内蔵基板Ｋ２を示すもので、当該はんだ８１３には溶解欠損部Ｍが形成され、回路８０９との接続不良が避けられなかった。
更に、穴径やランド径も小さくなるため、クリームはんだの塗布が困難になると云う問題が生じることに加え、ピッチが狭くなるため、溶融したはんだによるブリッジの問題も発生していた。

また、従来の半導体素子内蔵基板としては、フェイスアップ実装による半導体素子内蔵プリント配線板も既に報告されている（例えば特許文献１参照）が、加工上の位置精度や半導体素子の外部電極となる金属バンプの狭ピッチ化には対応し得なかった。

特に、基材をザグリ加工により凹部を形成する場合は、加工精度が緩いため、半導体素子のフェイスアップによる搭載は、該半導体素子の外部接続電極が狭ピッチになるものにはむしろ不向きであった。
特開平９−３２１４０８号公報

本発明は、上記の問題点に鑑み、金属バンプと導体層の接続信頼性を向上させ、外部接続電極となる金属バンプの狭ピッチ化にも対応し得る半導体素子内蔵基板を提供することを課題としている。

本発明は、フリップチップ実装により半導体素子が内蔵された基板であって、該半導体素子の外部接続電極となる金属バンプが、接着剤で固定されていると共に、金属めっきからなる導体層と接続していることを特徴とする半導体素子内蔵基板により上記課題を解決したものである。

外部接続電極となる金属バンプと金属めっきからなる導体層を接続することで、該外部接続電極となる金属バンプのピッチが狭くなっても接続信頼性を損なうことのない半導体素子内蔵基板を提供することが出来る。

また、本発明は、前記金属バンプが、予め絶縁層に設けられた開口部において、半導体素子と絶縁層の間に介在する接着剤により固定されていると共に、絶縁層から露出していることを特徴としている。

金属バンプが絶縁層から露出しているので、金属めっきからなる導体層と安定した接続が可能となる。

また、本発明は、前記金属バンプが、絶縁層と面一に露出していることを特徴としている。

金属バンプの端面が絶縁層に対して面一に露出しているので、金属めっきからなる導体層と安定した接続が可能となる。

また、本発明は、前記金属バンプが、絶縁層から凸形状に露出していることを特徴としている。

金属バンプが絶縁層から凸形状に露出しているので、金属めっきからなる導体層との接続面積が増大し、機械加工よるズレ量を吸収することが可能となる。

また、本発明は、前記金属バンプと接続する導体層が、セミアディティブにて回路形成されていることを特徴としている。

金属箔をサブトラクティブ法によって回路形成するよりも、セミアディティブ（無電解・電解めっき）で形成するほうがより位置精度よく回路形成できるので位置ズレが少なくなる。また、より微細な回路を形成することも可能になる。

本発明によれば、半導体素子の外部接続電極となる金属バンプピッチが狭ピッチ化されても、当該金属バンプと導体層との接続信頼性に優れた半導体素子内蔵基板を提供することができる。

本発明の半導体素子内蔵基板の第一の実施の形態を図１を用いて説明する。
図１において、Ｐは半導体素子内蔵基板で、絶縁層１０１の上方に接着剤１０６を介して半導体素子１０４が搭載されていると共に、当該半導体素子１０４の外部接続電極となる金属バンプ１０５が当該接着剤１０６によって固定されていると共に、無電解金属めっき１０９ａと電解金属めっき１０９ｂからなる導体層１０９と接続している。また、当該半導体素子１０４の側方と上層には絶縁基材１０７が形成されていると共に、当該絶縁基材１０７の上面には金属めっき１１０ａ、１１０ｂからなる導体層１１０が形成されている。

次に、斯かる本発明の半導体素子内蔵基板Ｐの製造方法を図２及び図３を用いて説明する。
まず、図２（ａ）に示す絶縁層１０１を用意し、図２（ｂ）に示す金属層１０２に貼り合わせる。次いで、図２（ｃ）に示すように、半導体素子１０４の外部電極となる金属バンプ１０５に対応する開口部１０３を絶縁層１０１にレーザ加工にて形成する。次いで、図２（ｄ）に示すように、半導体素子１０４と絶縁層１０１の間に接着剤１０６を介して金属バンプ１０５を備えた半導体素子１０４を搭載固定する。次いで、図２（ｅ）に示すように、半導体素子１０４の側方にシート状の半硬化状態の絶縁基材１０７及びその上面に金属箔１０８を配置し、積層して、図２（ｆ）に示す基板を得る。

ここで、金属層１０２に貼り合わせる絶縁層１０１としては、特に限定されないが、ガラスクロスは使用しないのが、開口部１０３をレーザ加工で形成する際、ガラスクロスのバリ等が発生しないため、きれいに穴を形成することができる上で好ましい。
また、絶縁層１０１としては、エポキシ樹脂に無機フィラーが充填されたものが好適に使用される。

半導体素子１０４は、外部接続電極となる金属バンプ１０４を備えているが、当該金属バンプ１０５としては、金バンプ、銀バンプ、銅バンプ、ニッケルバンプなどが挙げられる。

半導体素子１０４を固定する接着剤１０６としては、ＮＣＰ（Non-Conductive-Paste）やＮＣＦ（Non-Conductive-Film）などを使用することが出来るが、予め絶縁層１０１に半導体素子１０４の外部接続電極となる金属バンプ１０５を搭載するための仮設置の役割をする開口部１０３を設けるため、当該開口部１０３への接着剤１０６の充填性を考慮するとＮＣＰを使用する方が好ましい。また、接着剤１０６は、シリコンからなる半導体素子１０４と絶縁層１０１の線膨張係数の違いを緩和する役目も果たしている。

半導体素子１０４の側方に設けられたシート状の半硬化状態の絶縁基材１０７としては、プリント配線板の剛性を保つため、ガラスクロスにエポキシ樹脂を含浸したプリプレグやアラミド繊維にエポキシ樹脂を含浸させたシート状の絶縁基材が好適に使用される。

前記絶縁基材１０７は、半導体素子１０４にあたる部分は、金型やルータ加工にて、絶縁基材１０７をくり抜き加工を施した方が、ガラスクロスなどの補強材が半導体素子と重ならないため、加工性の点で好ましい。

前記絶縁基材１０７は、単一層の絶縁基材を使用しても複数層の絶縁基材、例えば、３枚のプリプレグを使用して形成しても構わない。
絶縁基材１０７に含浸されたエポキシ樹脂の充填量のコントロール性の点では、複数の絶縁基材を使用する方が、積層工程での樹脂流れが多く、樹脂の未充填を防止し得る上で好ましい。

また、前記絶縁基材１０７は、シート状の絶縁基材に限らず、樹脂を静電スプレイなどで塗布し、硬化してからバフなどの機械研磨で平坦面を形成することも出来る。

さらに、上層に積層する金属層１０８は、銅箔、アルミ箔、ニッケル箔などを使用することも出来るが、安価で加工しやすい銅箔が好適に使用される。

次いで、図３（ｇ）に示すように、上下の金属層１０８をエッチングにて除去する。次いで、図３（ｈ）に示すように、絶縁層１０１と接着層１０６をドライプロセスによる研磨、例えばエキシマレーザ、プラズマデスミア、バフ研磨、機械研磨などで、金属バンプ１０５が絶縁層１０１と面一になるまで研磨し、金属バンプ１０５の端面を当該絶縁層１０１から露出させる。次いで、全面に無電解金属めっきを施した後、当該無電解金属めっき上にめっきレジストを形成し、導体層１０９と１１０となる部分のめっきレジストを露光・現像にて除去する。次いで、電解金属めっきを施した後、めっきレジストを剥離し、露出した無電解金属めっきをフラッシュエッチングで除去して、図３（ｉ）に示すように、金属バンプ１０５が無電解金属めっき１０９ａと電解金属めっき１０９ｂからなる導体層１０９と接続している本発明半導体素子内蔵基板Ｐを得る。

ここで、金属バンプ１０５の端面を露出せしめる研磨方法としては、上記のドライプロセスの研磨に代え、ウエットプロセスによる化学的な研磨にて、金属バンプ１０５を絶縁層１０１と面一になるまで研磨し、金属バンプ１０５の端面を絶縁層１０１から露出させても良い。

また、絶縁層１０１と金属バンプ１０５の周囲の接着剤１０６を更にウエットプロセスで研磨し、図４に示すように、金属バンプ１０５が絶縁層１０１から凸形状に露出した構造とすれば、金属めっきからなる導体層１０９との接続面積が増大するので、より好ましい。

上記ウエットプロセスによる研磨としては、デスミア処理などが挙げられる。ここに、デスミア処理液としては、過マンガン酸ナトリウム溶液などが用いられ、浸漬法により絶縁層１０１と接着剤１０６を溶解する。この場合、過マンガン酸ナトリウム溶液のように絶縁層１０１と接着剤１０６の溶解スピードがほぼ同じ材料を選択するのが好ましい。

次に、本発明の半導体素子内蔵基板の第二の実施の形態を図５（ａ）を用いて説明する。
この第二の実施の形態に係る本発明半導体素子内蔵基板Ｐ２は、半導体素子１０４の側方の絶縁基材１０７中に、両面に導体回路が形成されたコア基板１１１が配置されている以外は第一の実施の形態に係る半導体素子内蔵基板Ｐと同様に構成されている。
斯様に、半導体素子１０４の側方に配置した絶縁基材１０７のスペースを有効利用することで、半導体素子１０４を内蔵した基板の厚みを薄くすることが出来る。

次に、本発明の半導体素子内蔵基板の第三の実施の形態を図５（ｂ）を用いて説明する。
この第三の実施の形態に係る本発明半導体素子内蔵基板Ｐ３は、半導体素子１０４及び側方の絶縁基材１０７上に絶縁層１１２が設けられている以外は第一の実施の形態に係る半導体素子内蔵基板Ｐと同様に構成されている。ここに絶縁層１１２は、絶縁層１０１と異なる絶縁材料を用いても良いが、同一の材料を用いるのがより好ましい。すなわち、絶縁層１０１と絶縁層１１２について同一材料を用いることで、半導体素子１０４と側方の絶縁基材１０７を中心として上下対称構造となるので、基板としての反りを少なくすることができるからである。

次に、本発明の半導体素子内蔵基板の第四の実施の形態を図６（ａ）を用いて説明する。 この第四の実施の形態に係る本発明半導体素子内蔵基板Ｐ６は、図１に示される半導体素子内蔵基板Ｐの上下にビルドアップ層を１段設けた構造となっている。

斯かる半導体素子内蔵基板Ｐ６は、例えば次の如くして製造される。
まず、図７（ａ）に示すように、図１に示される半導体素子内蔵基板Ｐを用意する。次いで、図７（ｂ）に示すように、導体層１０９、１１０の上下にビルドアップ基材１１３からなる絶縁基材を積層し、貫通穴及び非貫通穴を形成して、全面に無電解・電解めっきを施す。次いで、写真法にて回路１１６を形成した後、図６（ａ）に示すように、最外層にソルダーレジスト１１７を形成することにより、層間接続ビア１１４と貫通めっきスルーホール１１５を有する、上下に１段のビルドアップ層を備えた半導体素子内蔵基板Ｐ４が得られる。

前記セミアディティブ法で金属バンプ１０５との接続及び回路形成を行うことで従来技術の金属箔をサブトラクティブ法で形成する場合に比べ、精度よく回路を形成できるため、よりズレ量が少なくなる。また、より微細な回路を形成することも可能である。

次に、本発明の半導体素子内蔵基板の第五の実施の形態を図６（ｂ）を用いて説明する。
この第五の実施の形態に係る本発明半導体素子内蔵基板Ｐ５は、図１に示される半導体素子内蔵基板Ｐの上下にビルドアップ層を２段設けた構造となっている。

斯かる半導体素子内蔵基板Ｐ５は、図７（ｂ）に示した基板に、図７（ｃ）に示すように、更にビルドアップ基材１１８から成る絶縁基材を積層し、層間接続ビア用の非貫通穴を形成して、全面に無電解・電解めっきを施し、写真法にて回路を形成した後、最外層にソルダーレジスト１２０を形成することにより、図６（ｂ）に示すように、層間接続ビア１１９を有する、上下に２段のビルドアップ層を備えた半導体素子内蔵基板Ｐ５が得られる。このとき、２段目のビルドアップ基材を積層する前に貫通めっきスルーホールに充填物１２１が充填される。尚、当該充填物１２１は、２段目のビルドアップ基材１１８積層前に充填しても良いし、ビルドアップ基材１１８積層後の穴に充填しても構わない。

本発明の第四、第五の実施の形態として、１段及び２段のビルドアップ基材を積層した半導体素子内蔵基板の例を挙げて説明したが、図１に示した半導体素子内蔵基板Ｐを中心に色々な変形例が挙げられることは言うまでもない。

本発明半導体素子内蔵基板の第一の実施の形態を示す概略断面説明図。 本発明半導体素子内蔵基板の製造方法を示す概略断面工程説明図。 図２に引き続く概略断面工程説明図。 金属バンプの他の露出状態を示す概略断面説明図。 （ａ）は本発明半導体素子内蔵基板の第二の実施の形態を示す概略断面説明図、（ｂ）は同第三の実施の形態を示す概略断面説明図。 （ａ）は本発明半導体素子内蔵基板の第四の実施の形態を示す概略断面説明図、（ｂ）は同第五の実施の形態を示す概略断面説明図。 図６に示すビルドアップ基板の製造方法を示す概略断面工程説明図。 従来の半導体素子内蔵基板の概略断面図説明図。 従来の半導体素子内蔵基板の製造方法を示す概略断面工程説明図。 従来の半導体素子内蔵基板のはんだ接続不良の状態を示す概略断面説明図。

符号の説明

１０１、１１２、８０１：絶縁層
１０２、１０８：金属層
１０３、８０３：開口部
１０４、８０４：半導体素子
１０５、８０５：金属バンプ
１０６、８０６：接着剤
１０７、８０７：絶縁基材
１０９、１１０、８０９、８１０：導体層
１０９ａ、１１０ａ：無電解金属めっき
１０９ｂ、１１０ｂ：電解金属めっき
１１１：コア基板
１１３、１１８：ビルドアップ基材
１１４、１１９：層間接続ビア
１１５：貫通めっきスルーホール
１１６：回路
１１７、１２０：ソルダーレジスト
１２１：充填物
８０２、８０８：銅箔
８１３：はんだ
Ｐ、Ｐ２、Ｐ３、Ｐ４、Ｐ５：本発明の半導体素子内蔵基板
Ｋ、Ｋ２：従来の半導体素子内蔵基板
Ｍ：溶解欠損部

Claims (5)

1. フリップチップ実装により半導体素子が内蔵された基板であって、該半導体素子の外部接続電極となる金属バンプが、接着剤で固定されていると共に、金属めっきからなる導体層と接続していることを特徴とする半導体素子内蔵基板。
2. 前記金属バンプが、予め絶縁層に設けられた開口部において、半導体素子と絶縁層の間に介在する接着剤により固定されていると共に、絶縁層から露出していることを特徴とする請求項１記載の半導体素子内蔵基板。
3. 前記金属バンプが、絶縁層から面一に露出していることを特徴とする請求項２記載の半導体素子内蔵基板。
4. 前記金属バンプが、絶縁層から凸形状に露出していることを特徴とする請求項２記載の半導体素子内蔵基板。
5. 前記金属バンプと接続する導体層が、セミアディティブにて回路形成されていることを特徴とする請求項１〜４の何れか１項記載の半導体素子内蔵基板。