JP3608559B2 - 素子内蔵基板の製造方法 - Google Patents
素子内蔵基板の製造方法 Download PDFInfo
- Publication number
- JP3608559B2 JP3608559B2 JP2002223846A JP2002223846A JP3608559B2 JP 3608559 B2 JP3608559 B2 JP 3608559B2 JP 2002223846 A JP2002223846 A JP 2002223846A JP 2002223846 A JP2002223846 A JP 2002223846A JP 3608559 B2 JP3608559 B2 JP 3608559B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer sheet
- conductor pattern
- layer
- pattern
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、導体パターンの形成を転写シートを用いた転写法によって行う素子内蔵基板の製造方法に関し、更に詳しくは、寸法安定性に優れ、ファインピッチな導体パターンを形成可能な素子内蔵基板の製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話機やＰＤＡ（Personal Digital Assistant）、ノート型パソコン等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装対応が不可欠となっている。電子部品の高密度実装化は、従来より、電子部品の小型化による部品端子のファインピッチ化や、電子部品が実装されるプリント配線板上の導体パターンの微細化等によって対応している。
【０００３】
また、近年においては、プリント配線板を積層することによって三次元的な配線の引き回しを可能とする多層プリント配線板の開発が進められ、更には、この多層プリント配線板に対し、チップ抵抗やチップコンデンサ等の電子部品あるいは半導体チップ等の電気素子（以下、これらを総称して「電気素子」という。）を内蔵して、実装効率の更なる向上を図った素子内蔵基板の開発も進められている。
【０００４】
さて、プリント配線板の導体パターンを形成する方法として、従来より、転写シートを用いた転写法が知られている。この転写法によるプリント配線板の製造プロセスは、主として、転写シートの一表面に導体パターンを形成するパターン形成工程と、形成した導体パターンを介して転写シートを絶縁層へ貼り合わせた後、転写シートを除去するパターン転写工程とを有している。
【０００５】
転写法によって製造されるプリント配線板は、絶縁層の任意の場所に層間接続用のビアを形成することによって容易に多層化が図られる。
【０００６】
この種の従来技術として、例えば特許第３０５１７００号公報には、転写法を用いた素子内蔵基板の製造方法が開示されている。以下、図１１を参照して従来の素子内蔵基板の製造方法について説明する。
【０００７】
図１１（Ａ）〜（Ｆ）は、従来の素子内蔵基板の製造方法を示す工程断面図である。絶縁基材３１には、半導体チップ３６を収容するための空隙部３２と、スルーホールに導電ペーストを充填して構成される層間接続用のビア貫通体３３とがそれぞれ形成される（図１１（Ａ））。一方、転写シート３４の一表面には、絶縁基材３１の上に転写すべき導体パターン３５が形成される（図１１（Ｂ））。
【０００８】
ここで、絶縁基材３１は、半硬化状態の熱硬化性樹脂からなり、転写シート３４は、ポリエチレンテレフタレート（ＰＥＴ）等の樹脂製フィルムで構成される。また、導体パターン３５は、転写シート３４にあらかじめ貼着された銅箔等の導体箔をパターンエッチングして形成される。
【０００９】
次に、転写シート３４の上に形成された導体パターン３５の所定部位に対し、半導体チップ３６を接合する（図１１（Ｃ））。そして、絶縁基材３１の上面と、転写シート３４の導体パターン３５側とを圧着し、半導体チップ３６を空隙部３２内へ収容するとともに、導体パターン３５をビア貫通体３３に接続する（図１１（Ｄ））。導体パターン３５は、半硬化状態の絶縁基材３１の上面に埋没され、その後、転写シート３４のみが絶縁基材３１から除去される。そして、絶縁基材３１を熱処理して完全硬化させることにより、素子内蔵基板３０が完成する（図１１（Ｅ））。
【００１０】
また、図１１（Ｆ）に示すように、上記と同様な手法で導体パターン３７，３８をそれぞれ形成した絶縁基材３９，４０を上記素子内蔵基板３０に積層することによって、多層配線基板４１が得られる。
【００１１】
【発明が解決しようとする課題】
しかしながら、この従来の素子内蔵基板の製造方法においては、転写シート３４が樹脂フィルムを主体として構成されているので、ハンドリング時において生じる転写シート３４の伸縮や反りによって、転写される導体パターン３４のパターン形状に狂いが生じ易いという問題がある。したがって、この従来の素子内蔵基板の製造方法では、今後益々進展する導体パターンの微細化（ファインピッチ化）に対応することが、非常に困難となる。
【００１２】
また、転写シート３４の上に形成される導体パターン３５は、例えば特開平９−２７０５７８号公報に開示されているように転写シート３４上に接着した金属箔をパターンエッチングすることによって形成されるか、あるいは、例えば特開平１０−３３５７８７号公報に開示されているように転写シート３４上にスパッタリング法等で直接形成した金属層をパターンエッチングすることによって形成される。エッチング法としては、ウェットエッチング法が適用される。
【００１３】
すなわち、従来の素子内蔵基板の製造方法においては、導体パターン３５の形成にウェットエッチング法を用いているので、ファインピッチパターンを高精度に形成することが、将来的に困難となるという問題がある。
【００１４】
一方、転写シートをステンレス等の金属材料で構成することも考えられる。この場合、樹脂フィルムで転写シートを構成する場合に比べて剛性が高いので、導体パターンの寸法安定性が向上する。しかしながら、この場合、転写先である絶縁基材のリジッド性が強いと、転写シートの絶縁基材からの除去が困難となり、導体パターンの転写作用を適正に行えなくなるという問題がある。
【００１５】
本発明は上述の問題に鑑みてなされ、導体パターンの寸法安定性を確保して絶縁層の上にファインピッチな導体パターンを高精度に形成することができ、転写シートの除去も適正に行うことができる素子内蔵基板の製造方法を提供することを課題とする。
【００１６】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明では、転写シートを金属製とし、転写シートに導電性をもたせることにより、アディティブ法によるパターンめっき技術を用いてファインピッチな導体パターンを高精度に形成することを可能とする。
形成した導体パターンを絶縁層へ転写する際には、転写シートと絶縁層とを互いに貼り合わせた後、転写シートを絶縁層から除去する。本発明では、転写シートを金属材料を主体として構成しているので、ハンドリング時における寸法変化は殆どなく、これにより転写される導体パターンの寸法安定性が確保される。
【００１７】
また、本発明では、絶縁層からの転写シートの除去を、転写シートの溶解除去を主眼としている。これにより、転写先である絶縁層のリジッド性が強い場合であっても、導体パターンの適正な転写作用を確保することができる。
【００１８】
特に、本発明では、絶縁層上の導体パターンと、当該導体パターンに接合され絶縁層の空隙部に収容された電気素子との間に、封止樹脂層を形成した後、転写シートの除去工程を行うことを特徴としている。これにより、素子接合後の導体パターンが、転写シート及び封止樹脂層の双方に支持される結果、ファインピッチな導体パターンの高精度な形成が確保される。
【００１９】
ここで、転写シートを、金属ベース材と、導体パターンが形成されるとともに金属ベース材に対して分離可能に積層される被溶解金属層とを含む構成とすることができる。金属ベース材は、転写シートの全厚の主要部分を占め、主に、ハンドリング時に必要とされる機械的性質または材料学的性質を具備するように構成される。このような構成の金属ベース材を被溶解金属層から分離除去すると、絶縁層上に転写した導体パターンの上に転写シートの一部である被溶解金属層が残留する。そこで、当該被溶解金属層を溶解除去することによって、絶縁層から転写シートを完全に除去する。この場合、転写シートの溶解除去に要する時間を短縮できるので、転写シートの除去処理が簡易化される。
【００２０】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を参照して説明する。
【００２１】
（第１の実施の形態）
図１から図５は、本発明の第１の実施の形態による素子内蔵基板５０の構成を示している。絶縁層を構成する絶縁基材５１には、電気素子として半導体チップ５６を収容するための空隙部５２と、絶縁基材５１の表裏面を連絡するための貫通孔（スルーホール）５３，５３が形成されている。貫通孔５３，５３内には、はんだ等の導電材料５９が充填されている。
【００２２】
本実施の形態では、絶縁基材５１としては熱可塑性樹脂材料を主体とする樹脂基材で構成されるが、これに限らず、適用対象や用途等に応じて適宜選定される。例えば、ガラス繊維にエポキシ樹脂を含浸させたものや、ガラス繊維にポリイミド樹脂を含浸させたもの、あるいは、紙にフェノール樹脂を含浸させたものが等が用いられる。また、ビスマレイミドトリアジン樹脂やベンゾシクロブデン樹脂、液晶ポリマー等も適用可能である。
【００２３】
貫通孔５３に充填されるはんだ５９は、有鉛・無鉛いずれのはんだ材料を用いてもよいが、環境対応への観点から無鉛はんだ材料を用いるのが好ましい。無鉛はんだ材料としては、Ｓｎ−Ａｇ系にＢｉ，Ｉｎ，Ｃｕ，Ｓｂ等を添加した合金が代表的である。また、はんだ材料以外の他の導電材料として、例えば、樹脂中に銀粉末や銅粉末等の導電粒子を混入させてなる導電ペースト等を用いることができる。
【００２４】
さて、絶縁基材５１の表面には、非導電性の接着剤からなる接着材料層５４が設けられ、この接着材料層５４上に所定形状にパターニングされた導体パターン５５が接着されている。導体パターン５５は、例えば銅からなる電気めっき膜で構成されており、空隙部５２に収容された半導体チップ５６と電気的に接合されるとともに、貫通孔５３内のはんだ５９と電気的に接続されている。本発明では、後述するように、転写法によって絶縁基材５１上に導体パターン５５が形成される。
【００２５】
本実施の形態における半導体チップ５６はベアチップからなり、その接合面（能動面）に設けられるアルミニウム製の電極パッド部には、金または表面に金めっきを施したバンプ（金属突起電極）５７が形成されている。なお、バンプ５７としては図示するボールバンプに限らず、スタッドバンプやめっきバンプであってもよい。また、半導体ベアチップに限らず、ＢＧＡ／ＣＳＰ等のように実装面に列状あるいはエリア状にバンプが形成される半導体パッケージ部品等も、本発明は適用可能である。
【００２６】
空隙部５２の内部において、導体パターン５５と半導体チップ５６との間には、例えばエポキシ樹脂等の熱硬化型接着性樹脂からなるアンダーフィル樹脂層５８が形成されている。半導体チップ５６は、アンダーフィル樹脂層５８により導体パターン５５との接合状態が保持される。なお、同じ樹脂材料で空隙部５２内の半導体チップ５６を完全に封止するようにしてもよい。
【００２７】
導体パターン５５の表面側はソルダレジスト６０によって被覆されるが、貫通孔５３に対応する部位には開口６０ａ，６０ａが形成され、導体パターン５５を外部へ露出させている。
【００２８】
本実施の形態の素子内蔵基板５０によれば、導体パターン５５が電気めっき層から構成されているので、導体パターン５５をファインピッチ化することが可能となり、これにより、実装密度の更なる向上を図ることができる。
【００２９】
次に、図２は、以上のように構成される素子内蔵基板５０を複数積層した素子内蔵多層基板６５を示している。本例では、上記構成の素子内蔵基板５０を３枚積層してベース基板６６上に搭載した形態を示している。素子内蔵多層基板６５の層間の電気的、機械的な接続は、ソルダレジスト６０の開口６０ａを介して導体パターン５５の表面に接合される、はんだ５９によって行われている。
【００３０】
なお、層間の接続を上記のようにはんだ５９で行うことにより、導電ペーストを用いる場合に比べて短時間で接続でき、かつ、低抵抗とすることができる。
【００３１】
ベース基板６６は、絶縁基材６７とその表裏面にパターニング形成された上部配線層７０および下部配線層７１と、これらの配線層７０，７１を層間接続するためのスルーホールめっき６８が形成されている。なお、当該スルーホールの内部には、導電材料あるいは非導電材料からなる充填体６９が充填されており、これにより、いわゆるポップコーン現象を防止したり、放熱効率を向上させるようにしている。
【００３２】
以上のように構成される素子内蔵多層基板６５は、ランドグリッドアレイ（ＬＧＡ）の形態を呈しており、マザー基板実装時には、ソルダレジスト７３の開口部７３ａ，７３ａを介して外部へ露出する下部配線層７１に対してボールバンプ等の外部電極が設けられる。また、最上層に位置する素子内蔵基板５０の配線層（導体パターン）５５に対して、更に他の電気素子あるいは電子部品が実装されてもよい。
【００３３】
次に、本発明に係る素子内蔵基板５０の製造方法について図３〜図６を参照して説明する。
【００３４】
まず、図３（Ａ）に示すように、上述した構成の絶縁基材５１を用意し、この表面に接着材料層を形成するための接着剤５４を塗布する（図３（Ｂ））。
接着剤５４は、後に転写される導体パターン５５を絶縁基材５１へ接着するためのもので、非導電性であることが必要である。また、導体パターン５５の転写時に空隙部５２および貫通孔５３への接着剤の流出を防ぐために、接着剤５４を構成する材料は、フロー性が少なく、形状維持性の高いものが用いられる。このような材料として、例えば、日立化成社製「ＡＳ−３０００」が挙げられる。
【００３５】
次いで、図３（Ｃ）に示すように、絶縁基材５１に対して素子収容用の空隙部５２および層間接続用の貫通孔５３を形成する空隙部形成工程が行われる（ステップＳ１）。これら空隙部５２および貫通孔５３の形成は、例えば、ドリルやルータを用いた加工、金型パンチ、レーザ加工などの公知の穿孔加工技術が適用可能であり、複数枚を同時に加工するようにしてもよい。なお、空隙部５２は、収容する半導体チップ５６の外形よりも大きい内寸が必要とされる。
【００３６】
以上説明した絶縁基材５１の準備工程と並行して、図３（Ｄ）〜（Ｇ）に示すように導体パターン５５の形成工程が行われる（ステップＳ２）。本実施の形態では、導体パターン５５を形成するに当たり、図５（Ａ）に示す構成の転写シート６１が用いられる。
【００３７】
転写シート６１は、厚さが例えば１００μｍ程度の銅からなる金属ベース材６２と、導電性接着樹脂層６３と、厚さが例えば５μｍ以下のクロム（Ｃｒ）でなる被溶解金属層６４との３層構造を呈している。金属ベース材６２と被溶解金属層６４とは、導電性接着樹脂層６３を介して互いに分離（剥離）可能に積層されている。
【００３８】
金属ベース材６２は、転写シート６１の全厚の主要部分を占め、主に、ハンドリング時に必要とされる機械的性質または材料学的性質を具備するように構成される。
導電性接着樹脂層６３としては、金属ベース材６２と被溶解金属層６４との間の導通を確保でき、かつ、両者の分離除去が可能な材料によって構成され、例えば層状に形成したベンゾトリアゾール樹脂が適用される。
被溶解金属層６４は金属箔や金属めっき層で構成されるとともに、導体パターン５５に対して選択的にエッチングされ得るように、導体パターン５５とは異種の金属材料で構成される。
【００３９】
なお、金属ベース材６２と被溶解金属層６４とを互いに分離除去するための構成例は上記に限らず、他の構成例を採用することも可能であるが、その詳細については、後述する。
【００４０】
さて、図３（Ｄ）を参照して、上記構成の転写シート６１の被溶解金属層６４側表面に、フォトレジスト膜７２を形成する。フォトレジスト７２は、ドライフィルムレジストおよび液状レジストの何れでもよい。そして、形成したフォトレジスト膜７２に対し露光および現像の各処理を施してフォトレジスト膜７２を所定形状にパターニングし、めっきレジスト７２Ａを形成する（図３（Ｅ））。
【００４１】
続いて、転写シート６１をめっきレジスト７２Ａとともに、例えば銅の電解浴中に浸漬し、図示しないカソード電極に接続して被溶解金属層６４上に銅の電気めっき層５５Ａを析出させる（図３（Ｆ））。そして、電気めっき層５５Ａの形成後、めっきレジスト７２Ａを除去する（図３（Ｇ））。以上により、転写シート６１の表面に電気めっき層５５Ａからなる導体パターン５５が形成される。
なお、電気めっき層５５Ａは、転写シート６１の被溶解金属層６４上だけでなく金属ベース材６２上にも形成されるが、その図示は省略している。
【００４２】
一般に、ウェットエッチング法によって導体層の不要部分を除去し導体パターンを形成する方法（サブトラクティブ法）に比べて、電気めっき法によって必要な部位のみ導体層を析出させ導体パターンを形成する方法（アディティブ法）の方が微細なパターンを形成することができるので、本実施の形態によれば、Ｌ／Ｓが例えば１０μｍ／１０μｍといったファインピッチな導体パターンを高精度に形成することができる。
【００４３】
なお、ファインピッチな導体パターンが要求されない場合には、被溶解金属層６４の上に更に、導体層を電気めっき等の手法により形成し、当該導体層をパターンエッチングすることによって、導体パターンを形成することも可能である。
【００４４】
次に、図３（Ｈ）に示すように、形成した導体パターン５５を介して、転写シート６１と絶縁基材５１とを互いに貼り合わせ、導体パターン５５を絶縁層５１上の接着材料層５４上へ貼り付ける（ステップＳ３）。
【００４５】
このとき、転写シート６１は金属製であるので、従来の樹脂フィルムで構成される転写シートに比べて強度が高く、したがって、転写シート６１のハンドリング時における伸縮や反りを抑制し、ファインピッチな導体パターン５５を高い寸法安定性でもって適正に絶縁基材５１上へ接着することができる。
【００４６】
また、転写シート６１に十分な強度をもたせることができるので、従来よりも高荷重でのパターン転写も可能となり、転写プロセス上の制約を低減することができる。特に、転写時において転写シートの局所的な変形が抑制されるので、導体パターンの変形や破断を回避できる。
【００４７】
続いて、図４（Ｉ）に示すように、絶縁基材５１の空隙部５２の内部へ半導体チップ５６を収容し、その能動面に形成されたバンプ５７を導体パターン５５へ接合する工程が行われる（ステップＳ４）。導体パターン５５に対する半導体チップ５６の実装は、例えば公知のマウンタ装置を用いて行われる。
【００４８】
なお、本実施の形態ではバンプ５７が金で、又は表面に金めっきが施されて形成されているので、そのまま導体パターン（銅）５５へ接合すれば、Ａｕ−Ｃｕ間の接合となる。そこで、転写シート６１上に形成した導体パターン５５の表面に更に、すず（Ｓｎ）系金属膜を電気めっき等により形成するようにすれば、当該接合工程がＡｕ−Ｓｎ間の接合となるので、Ａｕ−Ｃｕ間の接合に比べて低温度、低荷重での半導体チップ５６の接合が可能となる。Ｓｎ系金属としては、Ｓｎ、Ｓｎ系合金（ＳｎＡｇ、ＳｎＢｉ、ＳｎＣｕ等）が挙げられる。また、Ｓｎ系金属以外にも、ＮｉＰ／Ａｕ膜を形成することによっても同様な効果を得ることができる。
【００４９】
一方、半導体チップ５６のバンプ５７をＡｕで形成する代わりに、Ｓｎ系金属で形成するようにしてもよい。この場合、Ｓｎ系金属のみでバンプを形成したり、また、他金属ボールや樹脂ボールの表面にＳｎ系金属をめっきしたものでもよい。Ｓｎ系金属としては、Ｓｎ、ＳｎＡｇ、ＳｎＢｉ、ＳｎＣｕ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＢｉＣｕ等が挙げられる。
【００５０】
さて、半導体チップ５６を導体パターン５５へ接合した後、空隙部５２の内部にエポキシ等の熱硬化性樹脂を注入し、導体パターン５５と半導体チップ５６との間にアンダーフィル樹脂層５８を形成する工程が行われる（図４（Ｉ）、ステップＳ５）。これにより、導体パターン５５は、転写シート６１およびアンダーフィル樹脂層５８の双方によって支持される。
【００５１】
以上、半導体チップ５６を導体パターン５５へ接合する工程と、接合した半導体チップ５６を空隙部５２の内部で封止するためのアンダーフィル樹脂層５８の形成工程とにより、本発明に係る「素子収容工程」が構成される。
【００５２】
なお、半導体チップ５６の接合工程は上記に限らず、あらかじめ半導体チップ５６を転写シート６１上の導体パターン５５に接合し、絶縁基材５１と転写シート６１との貼り合わせ時に、接合した半導体チップ５６を空隙部５２内へ収容するようにしてもよい。この場合、転写シート６１が金属製であるので、半導体チップ５６の自重による転写シート６１の変形等を抑制できる。
【００５３】
このとき、めっきレジスト７２Ａに接着性のあるものが用いられると、例えば図１０に示すように、当該めっきレジスト７２Ａを半導体チップ５６に対してのアンダーフィル樹脂層として利用することが可能である。この場合、導体パターン５５の厚さは、半導体チップ５６のバンプ５７が到達し得る大きさにすればよい。
【００５４】
次に、転写シート６１を除去する工程が行われる。本実施の形態においては、転写シート６１の除去は、金属ベース材６２を被溶解金属層６４から分離除去する工程（図４（Ｊ））と、被溶解金属層６４を溶解除去する工程（図４（Ｋ））とで構成される。
【００５５】
図４（Ｊ）を参照して、金属ベース材６２を被溶解金属層６４から分離除去する工程は、導電性接着樹脂層６３を介して金属ベース材６２を被溶解金属層６４から剥がすことにより行われる（ステップＳ６）。
なお、導電性接着樹脂層６３は、金属ベース材６２とともに被溶解金属層６４から分離されるようにするべく、その被溶解金属層６４側の表面所定部位に離型剤を塗布しておいてもよい。
【００５６】
金属ベース材６２の剥離処理は、転写シート６１のエッジ部分における金属ベース材６２と被溶解金属層６４との間の境界部に、剥離開始の切れ込みを入れることによって容易に行うことができる。また、金属ベース材６２の剥離処理中、被溶解金属層６４は導体パターン５５を介して接着材料層５４およびアンダーフィル樹脂層５８によって支持されているので、金属ベース材６２と被溶解金属層６４との分離除去を適正に行うことができる（図４（Ｋ））。
【００５７】
一方、被溶解金属層６４を溶解除去する工程では、被溶解金属層６４は溶解させるが導体パターン５５は溶解させないエッチング液を用いて、被溶解金属層６４のみを選択的に除去する（図４（Ｌ）、ステップＳ７）。本実施の形態では、導体パターン５５を銅、被溶解金属層６４をクロムで形成しているので、例えば塩酸系のエッチング液を用いることによって、導体パターン５５を残して被溶解金属層６４のみを溶解除去することができる。
【００５８】
以上、絶縁基材５１と転写シート６１との貼り合わせ工程（ステップＳ３）から被溶解金属層６４の溶解除去工程（ステップＳ７）までの各工程によって、本発明の実施の形態における「パターン転写工程」が構成される。
【００５９】
転写シート６１の除去が完了した後は、図１に示したように、絶縁基材５１の貫通孔５３内に導電材料としてはんだ５９をスクリーン印刷法やディスペンス法を用いて充填する導電体充填工程が行われるとともに、貫通孔５３の形成部位に対応する部分を除く導体パターン５５の表面をソルダレジスト６０で覆う工程が行われる（ステップＳ８）。なお、図２に示した素子内蔵多層基板６５を得る場合には、所定の多層化工程が行われる（ステップＳ９）。
【００６０】
以上のようにして、本実施の形態の素子内蔵基板５０が製造される。
本実施の形態によれば、転写シート６１を金属製としているので、電気めっき法によるパターンめっき技術を用いてファインピッチな導体パターン５５を高精度に形成することができる。また、転写シート６１が所定の機械的強度および耐熱性を有しているので、ハンドリング時や加熱時における寸法変化を殆どなくして、転写される導体パターン５５の寸法安定性を確保することができる。
【００６１】
さらに、パターン転写工程における転写シート６１の除去を、導体パターン５５と半導体チップ５６との間にアンダーフィル樹脂層５８を形成した後、最終的に、エッチングによる溶解で行っているので、絶縁基材５１のリジッド性が強い場合であっても、導体パターン５５の適正な転写作用を確保することができる。
【００６２】
また、本実施の形態によれば、転写シート６１を、金属ベース材６２と、この金属ベース材６２に対して分離可能に積層される被溶解金属層６４とを含む構成とし、転写シート６１の除去を、金属ベース材６２を被溶解金属層６４から分離除去する工程と、被溶解金属層６４を溶解除去する工程とで構成したので、転写シート６１の除去が容易となり、これにより、生産性の向上が図られる。
【００６３】
（第２の実施の形態）
図７および図８は、本発明の第２の実施の形態を示している。なお、図において上述の第１の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【００６４】
まず、図７（Ａ）に示すように、絶縁基材５１を用意し、この表面に接着材料層５４を形成するための接着剤を塗布する（図７（Ｂ））。
次いで、図７（Ｃ）に示すように、絶縁基材５１に対して素子収容用の空隙部５２および層間接続用の貫通孔５３を形成する空隙部形成工程が行われる。
【００６５】
絶縁基材５１の準備工程と並行して、図７（Ｄ）〜（Ｇ）に示すように導体パターン５５の形成工程が行われる。
本実施の形態では、導体パターン５５を形成するに当たり、図５（Ａ）に示す構成の転写シート６１が用いられる。すなわち、銅からなる金属ベース材６２と、クロムからなる被溶解金属層６４と、これらの間に介在される導電性接着樹脂層とから構成される（図９（Ｄ））。
【００６６】
図７（Ｅ）に示す導体パターン５５は、上述の第１の実施の形態と同様、転写シート６１の被溶解金属層６４側表面に形成した電気めっき層で構成される。
本実施の形態では、この後、形成した導体パターン間に絶縁膜を埋め込み、転写シート６１の被溶解金属層６４側表面を平坦化する工程が行われる。
【００６７】
この工程は、先ず、図７（Ｆ）に示すように、形成した導体パターン５５の上から、転写シート６１の被溶解金属層６４側表面全面に、例えばエポキシ樹脂等の絶縁性樹脂からなる絶縁膜８７を例えばスクリーン印刷法で塗布し、硬化させる。
そして、図７（Ｇ）に示すように、硬化させた絶縁膜８７を研磨し、導体パターン５５の表面を外部へ露出させる。
これにより、導体パターン５５間に絶縁膜８７が埋め込まれ、転写シート６１の被溶解金属層６４側表面が平坦化される。
【００６８】
次に、図７（Ｈ）に示すように、形成した導体パターン５５を介して、転写シート６１と絶縁基材５１とを互いに貼り合わせ、導体パターン５５を絶縁層５１上の接着材料層５４上へ貼り付ける。
【００６９】
このとき、転写シート９１は金属製であるので、従来の樹脂フィルムで構成される転写シートに比べて強度が高く、したがって、転写シート６１のハンドリング時における伸縮や反りを抑制し、ファインピッチな導体パターン５５を高い寸法安定性でもって適正に絶縁基材５１上へ接着することができる。
【００７０】
また、転写シート６１に十分な強度をもたせることができるので、従来よりも高荷重でのパターン転写も可能となり、転写プロセス上の制約を低減することができる。特に、転写時において転写シートの局所的な変形が抑制されるので、導体パターンの変形や破断を回避できる。
【００７１】
さらに、導体パターン５５間に絶縁膜８７が埋め込まれることによって転写シート６１の被溶解金属層６４側表面が平坦化されているので、絶縁基材５１上の接着材料層５４との密着力を大きくして、接着強度を高めることができる。
【００７２】
続いて、図８（Ｉ）に示すように、絶縁基材５１の空隙部５２の内部へ半導体チップ５６を収容し、その能動面に形成されたバンプ５７を導体パターン５５へ接合する工程が行われる。
半導体チップ５６を導体パターン５５へ接合した後、空隙部５２の内部に例えばエポキシ樹脂を注入し、導体パターン５５と半導体チップ５６との間にアンダーフィル樹脂層５８を形成する。これにより、導体パターン５５は、転写シート６１およびアンダーフィル樹脂層５８の双方によって支持される。
【００７３】
なお、半導体チップ５６のバンプが金で、又は表面に金めっきが施されて形成されているので、銅からなる導体パターン５５の表面にＳｎ系金属やＮｉ／Ａｕ系の金属めっきを形成することによって、低温・低荷重環境下でのチップマウントが実現できる。
【００７４】
この場合、本実施の形態では、導体パターン５５と導体パターン５５との間に絶縁膜８７を埋め込んでいるので、金属めっきの等方成長によるパターン間のブリッジ現象を回避することができる。
なお、金属めっきの形成に先だって、導体パターン５５上のチップ接続ランドに対応する領域をソフトエッチするようにすれば、金属めっきの形成によって転写面の平坦度が損なわれることはなく効果的である。
【００７５】
次に、転写シート６１が除去される。転写シート６１の除去は、金属ベース材６２を被溶解金属層６４から分離除去する工程（図８（Ｊ））と、被溶解金属層６４を溶解除去する工程（図８（Ｋ））とで構成される。
なお、この転写シート６１の除去工程は、上述の第１の実施の形態で説明した方法と同様な方法で行われるので、ここではその説明は省略する。
【００７６】
転写シート６１の除去が完了した後は、図８（Ｌ）に示すように、絶縁基材５１の貫通孔５３内に導電材料としてはんだ５９をスクリーン印刷法やディスペンス法を用いて充填するとともに、貫通孔５３の形成部位に対応する部分を除く導体パターン５５の表面をソルダレジスト６０で覆う工程が行われる。
【００７７】
以上のようにして、本実施の形態の素子内蔵基板５０’が製造される。
本実施の形態によれば、上述の第１の実施の形態と同様な効果を得ることができる。
特に、本実施の形態によれば、絶縁基材５１に対して導体パターン５５を密着力高く接着することができるので、耐久性に優れた素子内蔵基板５０’を得ることができる。
また、導体パターン５５のチップマウント領域に金属めっきを形成する場合には、パターン間のショートを防止することができるので、狭パッドピッチな半導体チップのマウントにも対応することができる。
【００７８】
（第３の実施の形態）
続いて、図９は本発明の第３の実施の形態を示している。なお、図において上述の第１の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【００７９】
本実施の形態では、図９（Ａ）に示す転写シート６１の被溶解金属層６４側表面に導体パターン５５を析出させる際に形成する電気めっき用のめっきレジスト７２Ａ（図９（Ｂ））を、上述の第２の実施の形態で説明した平坦化用の絶縁膜８７として構成している。
めっきレジスト７２Ａは、導体パターン５５の形成時、図９（Ｃ）に示すように導体パターン５５の間を埋める形態になっている。
【００８０】
したがって、導体パターン５５の形成後、別途平坦化用の絶縁膜を形成することなく、図９（Ｄ）に示すように絶縁基材５１上に貼り合わせることが可能となり、これにより上述の第２の実施の形態と同様な効果を得ることができる。
また、めっきレジスト７２Ａに接着性を有する材料を用いれば、より高い接着力で導体パターン５５を絶縁基材５１上へ貼り付けることができる。
なお、この場合、導体パターン５５の配線密度が比較的低い場合には、絶縁基材５１上の接着材料層５４を不要とすることも可能となる。
【００８１】
なお、導体パターン５５の貼付後のチップマウント工程（図９（Ｅ））および転写シート除去工程（図９（Ｆ））は上述の第１の実施の形態と同様であるので、ここではそれらの説明は省略する。
【００８２】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００８３】
例えば以上の各実施の形態では、転写シート６１として、図５（Ａ）に示したように金属ベース材６１と被溶解金属層６４との間に導電性接着樹脂層６３を介在させて、金属ベース材６１と被溶解金属層６４とを互いに分離可能に構成したが、転写シート６１の構成はこれに限らず、金属ベース材と被溶解金属層とを互いに分離できる構成であれば、何れの構成であってもよい。
【００８４】
例えば、図５（Ｂ）にその断面構造を示す転写シート１０１は、銅でなる金属ベース材１０２と、ニッケルめっきでなる被溶解金属層１０４との間に、クロムめっきでなる中間層１０３を介在させ、被溶解金属層(Ni)１０４と中間層(Cr)１０３とをめっき応力差を利用して界面で剥離するように構成されている。金属ベース材１０２および中間層１０３の除去後における被溶解金属層(Ni)１０４の溶解除去工程では、転写される導体パターンが銅である場合、例えば硫酸化過酸化水素水系エッチング液を用いればよい。
【００８５】
また、図５（Ｂ）において、中間層１０３をクロムめっきで、被溶解金属層１０４をニッケル−コバルト合金めっきでそれぞれ形成すれば、各層１０３，１０４をその界面において容易に分離させることができる。この場合、被溶解金属層(Ni/Co)１０４の溶解除去工程では、転写される導体パターンが銅である場合、例えば硫酸化過酸化水素水をベースにしたソフトエッチング剤が適用可能である。
【００８６】
また、以上の各実施の形態では、転写シート６１の除去を、金属ベース材６２の剥離除去工程と、被溶解金属層６４の溶解除去工程とで構成した例について説明したが、これに代えて、転写シート全体を溶解除去するようにしてもよい。この場合、転写シートを同種金属で構成する場合はもちろん、異種金属の積層体で構成してもよい。特に、後者の場合は、異なるエッチング液を用いて各金属層を選択エッチングすればよい。
【００８７】
例えば図５（Ｃ）は、互いに異なる第１，第２の金属層１１２，１１４からなる転写シート１１１の構成を示している。ここで、第１の金属層１１２を銅、第２の金属層１１４をニッケルとした場合、アルカリエッチャントを用いれば第１の金属層(Cu)１１２のみをエッチングすることができる。同様に、第１の金属層１１２を銅、第２の金属層１１４をアルミニウムとした場合、エッチング液として硫酸温水を用いれば第１の金属層(Cu)１１２のみをエッチングすることができる。その他、第１，第２の金属層１１２，１１４の組み合わせ例としては、ニッケルと金、銅とクロムなどがある。
【００８８】
また、これら異種金属の組み合わせ例は、被溶解金属層（６４）の構成金属と導体パターン（５５）の構成金属との間の組み合わせ例としても、適用することができる。
【００８９】
さらに、転写シートを金属ベース材と被溶解金属層の２層で構成し、これら各層を各層の熱膨張率の差によって分離するようにしてもよい。または図５（Ｄ）に示す転写シート１２１のように、金属ベース材１２２と被溶解金属層１２４との間に熱発泡層１２３を介在させ、所定温度への加熱処理により熱発泡層１２３を発泡させて、金属ベース材１２２と被溶解金属層１２４とを分離させるようにしてもよい。
【００９０】
【発明の効果】
以上述べたように、本発明の素子内蔵基板の製造方法によれば、転写シートに金属製シートを用いているので、ファインピッチな導体パターンを高精度に形成することができるとともに、形成した導体パターンの寸法安定性を確保して絶縁層へ転写することができる。また、転写シートの除去を、導体パターンと電気素子との間に封止樹脂層を形成した後、最終的に転写シートの溶解除去によって行っているので、導体パターンの適正な転写作用を確保することができる。
【００９１】
また、転写シートが、金属ベース材と、金属ベース材に対して分離可能に積層される被溶解金属層とを含み、当該転写シートの除去が、金属ベース材を被溶解金属層から分離除去する工程と、被溶解金属層を溶解除去する工程とで構成することにより、転写シートの除去工程に要する時間的コストを削減し、生産性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による素子内蔵基板の構成を模式的に示す断面図である。
【図２】図１に示す素子内蔵基板を多層化した状態を示す断面図である。
【図３】（Ａ）〜（Ｈ）ともに、本発明の第１の実施の形態による素子内蔵基板の製造方法を説明する工程断面図であり、（Ａ）〜（Ｃ）は空隙部形成工程、（Ｄ）〜（Ｇ）はパターン形成工程、（Ｈ）はパターン転写工程の一部をそれぞれ示す。
【図４】（Ｉ）〜（Ｌ）ともに、本発明の第１の実施の形態による素子内蔵基板の製造方法を説明する工程断面図であり、（Ｉ）は素子収容工程、（Ｊ）〜（Ｌ）は転写シートの除去工程をそれぞれ示す。
【図５】（Ａ）は本発明の第１の実施の形態に適用される転写シートの構成を模式的に示す断面図であり、（Ｂ）〜（Ｄ）は、その変形例を説明する断面図である。
【図６】本発明の第１の実施の形態による素子内蔵基板の製造方法を説明する工程フロー図である。
【図７】（Ａ）〜（Ｈ）ともに、本発明の第２の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
【図８】（Ｉ）〜（Ｌ）ともに、本発明の第２の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
【図９】（Ａ）〜（Ｆ）ともに、本発明の第３の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
【図１０】本発明の第１の実施の形態におけるチップマウント工程の変形例を説明する要部断面図である。
【図１１】（Ａ）〜（Ｆ）ともに、従来の素子内蔵基板の製造方法を説明する工程断面図である。
【符号の説明】
５０，５０’…素子内蔵基板、５１…絶縁基材、５３…貫通孔、５４…接着材料層、５ ５…導体パターン、５５Ａ…電気めっき層、５６…半導体チップ（電気素子）、５８…アンダーフィル樹脂層（封止樹脂層）、５９…はんだ（導電材料）、６１…転写シート、６２…金属ベース材、６３…導電性接着樹脂層、６４…被溶解金属層、６５…素子内蔵多層基板、７２Ａ…めっきレジスト、８０…プリント配線板、８７…絶縁膜。
【発明の属する技術分野】
本発明は、導体パターンの形成を転写シートを用いた転写法によって行う素子内蔵基板の製造方法に関し、更に詳しくは、寸法安定性に優れ、ファインピッチな導体パターンを形成可能な素子内蔵基板の製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話機やＰＤＡ（Personal Digital Assistant）、ノート型パソコン等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装対応が不可欠となっている。電子部品の高密度実装化は、従来より、電子部品の小型化による部品端子のファインピッチ化や、電子部品が実装されるプリント配線板上の導体パターンの微細化等によって対応している。
【０００３】
また、近年においては、プリント配線板を積層することによって三次元的な配線の引き回しを可能とする多層プリント配線板の開発が進められ、更には、この多層プリント配線板に対し、チップ抵抗やチップコンデンサ等の電子部品あるいは半導体チップ等の電気素子（以下、これらを総称して「電気素子」という。）を内蔵して、実装効率の更なる向上を図った素子内蔵基板の開発も進められている。
【０００４】
さて、プリント配線板の導体パターンを形成する方法として、従来より、転写シートを用いた転写法が知られている。この転写法によるプリント配線板の製造プロセスは、主として、転写シートの一表面に導体パターンを形成するパターン形成工程と、形成した導体パターンを介して転写シートを絶縁層へ貼り合わせた後、転写シートを除去するパターン転写工程とを有している。
【０００５】
転写法によって製造されるプリント配線板は、絶縁層の任意の場所に層間接続用のビアを形成することによって容易に多層化が図られる。
【０００６】
この種の従来技術として、例えば特許第３０５１７００号公報には、転写法を用いた素子内蔵基板の製造方法が開示されている。以下、図１１を参照して従来の素子内蔵基板の製造方法について説明する。
【０００７】
図１１（Ａ）〜（Ｆ）は、従来の素子内蔵基板の製造方法を示す工程断面図である。絶縁基材３１には、半導体チップ３６を収容するための空隙部３２と、スルーホールに導電ペーストを充填して構成される層間接続用のビア貫通体３３とがそれぞれ形成される（図１１（Ａ））。一方、転写シート３４の一表面には、絶縁基材３１の上に転写すべき導体パターン３５が形成される（図１１（Ｂ））。
【０００８】
ここで、絶縁基材３１は、半硬化状態の熱硬化性樹脂からなり、転写シート３４は、ポリエチレンテレフタレート（ＰＥＴ）等の樹脂製フィルムで構成される。また、導体パターン３５は、転写シート３４にあらかじめ貼着された銅箔等の導体箔をパターンエッチングして形成される。
【０００９】
次に、転写シート３４の上に形成された導体パターン３５の所定部位に対し、半導体チップ３６を接合する（図１１（Ｃ））。そして、絶縁基材３１の上面と、転写シート３４の導体パターン３５側とを圧着し、半導体チップ３６を空隙部３２内へ収容するとともに、導体パターン３５をビア貫通体３３に接続する（図１１（Ｄ））。導体パターン３５は、半硬化状態の絶縁基材３１の上面に埋没され、その後、転写シート３４のみが絶縁基材３１から除去される。そして、絶縁基材３１を熱処理して完全硬化させることにより、素子内蔵基板３０が完成する（図１１（Ｅ））。
【００１０】
また、図１１（Ｆ）に示すように、上記と同様な手法で導体パターン３７，３８をそれぞれ形成した絶縁基材３９，４０を上記素子内蔵基板３０に積層することによって、多層配線基板４１が得られる。
【００１１】
【発明が解決しようとする課題】
しかしながら、この従来の素子内蔵基板の製造方法においては、転写シート３４が樹脂フィルムを主体として構成されているので、ハンドリング時において生じる転写シート３４の伸縮や反りによって、転写される導体パターン３４のパターン形状に狂いが生じ易いという問題がある。したがって、この従来の素子内蔵基板の製造方法では、今後益々進展する導体パターンの微細化（ファインピッチ化）に対応することが、非常に困難となる。
【００１２】
また、転写シート３４の上に形成される導体パターン３５は、例えば特開平９−２７０５７８号公報に開示されているように転写シート３４上に接着した金属箔をパターンエッチングすることによって形成されるか、あるいは、例えば特開平１０−３３５７８７号公報に開示されているように転写シート３４上にスパッタリング法等で直接形成した金属層をパターンエッチングすることによって形成される。エッチング法としては、ウェットエッチング法が適用される。
【００１３】
すなわち、従来の素子内蔵基板の製造方法においては、導体パターン３５の形成にウェットエッチング法を用いているので、ファインピッチパターンを高精度に形成することが、将来的に困難となるという問題がある。
【００１４】
一方、転写シートをステンレス等の金属材料で構成することも考えられる。この場合、樹脂フィルムで転写シートを構成する場合に比べて剛性が高いので、導体パターンの寸法安定性が向上する。しかしながら、この場合、転写先である絶縁基材のリジッド性が強いと、転写シートの絶縁基材からの除去が困難となり、導体パターンの転写作用を適正に行えなくなるという問題がある。
【００１５】
本発明は上述の問題に鑑みてなされ、導体パターンの寸法安定性を確保して絶縁層の上にファインピッチな導体パターンを高精度に形成することができ、転写シートの除去も適正に行うことができる素子内蔵基板の製造方法を提供することを課題とする。
【００１６】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明では、転写シートを金属製とし、転写シートに導電性をもたせることにより、アディティブ法によるパターンめっき技術を用いてファインピッチな導体パターンを高精度に形成することを可能とする。
形成した導体パターンを絶縁層へ転写する際には、転写シートと絶縁層とを互いに貼り合わせた後、転写シートを絶縁層から除去する。本発明では、転写シートを金属材料を主体として構成しているので、ハンドリング時における寸法変化は殆どなく、これにより転写される導体パターンの寸法安定性が確保される。
【００１７】
また、本発明では、絶縁層からの転写シートの除去を、転写シートの溶解除去を主眼としている。これにより、転写先である絶縁層のリジッド性が強い場合であっても、導体パターンの適正な転写作用を確保することができる。
【００１８】
特に、本発明では、絶縁層上の導体パターンと、当該導体パターンに接合され絶縁層の空隙部に収容された電気素子との間に、封止樹脂層を形成した後、転写シートの除去工程を行うことを特徴としている。これにより、素子接合後の導体パターンが、転写シート及び封止樹脂層の双方に支持される結果、ファインピッチな導体パターンの高精度な形成が確保される。
【００１９】
ここで、転写シートを、金属ベース材と、導体パターンが形成されるとともに金属ベース材に対して分離可能に積層される被溶解金属層とを含む構成とすることができる。金属ベース材は、転写シートの全厚の主要部分を占め、主に、ハンドリング時に必要とされる機械的性質または材料学的性質を具備するように構成される。このような構成の金属ベース材を被溶解金属層から分離除去すると、絶縁層上に転写した導体パターンの上に転写シートの一部である被溶解金属層が残留する。そこで、当該被溶解金属層を溶解除去することによって、絶縁層から転写シートを完全に除去する。この場合、転写シートの溶解除去に要する時間を短縮できるので、転写シートの除去処理が簡易化される。
【００２０】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を参照して説明する。
【００２１】
（第１の実施の形態）
図１から図５は、本発明の第１の実施の形態による素子内蔵基板５０の構成を示している。絶縁層を構成する絶縁基材５１には、電気素子として半導体チップ５６を収容するための空隙部５２と、絶縁基材５１の表裏面を連絡するための貫通孔（スルーホール）５３，５３が形成されている。貫通孔５３，５３内には、はんだ等の導電材料５９が充填されている。
【００２２】
本実施の形態では、絶縁基材５１としては熱可塑性樹脂材料を主体とする樹脂基材で構成されるが、これに限らず、適用対象や用途等に応じて適宜選定される。例えば、ガラス繊維にエポキシ樹脂を含浸させたものや、ガラス繊維にポリイミド樹脂を含浸させたもの、あるいは、紙にフェノール樹脂を含浸させたものが等が用いられる。また、ビスマレイミドトリアジン樹脂やベンゾシクロブデン樹脂、液晶ポリマー等も適用可能である。
【００２３】
貫通孔５３に充填されるはんだ５９は、有鉛・無鉛いずれのはんだ材料を用いてもよいが、環境対応への観点から無鉛はんだ材料を用いるのが好ましい。無鉛はんだ材料としては、Ｓｎ−Ａｇ系にＢｉ，Ｉｎ，Ｃｕ，Ｓｂ等を添加した合金が代表的である。また、はんだ材料以外の他の導電材料として、例えば、樹脂中に銀粉末や銅粉末等の導電粒子を混入させてなる導電ペースト等を用いることができる。
【００２４】
さて、絶縁基材５１の表面には、非導電性の接着剤からなる接着材料層５４が設けられ、この接着材料層５４上に所定形状にパターニングされた導体パターン５５が接着されている。導体パターン５５は、例えば銅からなる電気めっき膜で構成されており、空隙部５２に収容された半導体チップ５６と電気的に接合されるとともに、貫通孔５３内のはんだ５９と電気的に接続されている。本発明では、後述するように、転写法によって絶縁基材５１上に導体パターン５５が形成される。
【００２５】
本実施の形態における半導体チップ５６はベアチップからなり、その接合面（能動面）に設けられるアルミニウム製の電極パッド部には、金または表面に金めっきを施したバンプ（金属突起電極）５７が形成されている。なお、バンプ５７としては図示するボールバンプに限らず、スタッドバンプやめっきバンプであってもよい。また、半導体ベアチップに限らず、ＢＧＡ／ＣＳＰ等のように実装面に列状あるいはエリア状にバンプが形成される半導体パッケージ部品等も、本発明は適用可能である。
【００２６】
空隙部５２の内部において、導体パターン５５と半導体チップ５６との間には、例えばエポキシ樹脂等の熱硬化型接着性樹脂からなるアンダーフィル樹脂層５８が形成されている。半導体チップ５６は、アンダーフィル樹脂層５８により導体パターン５５との接合状態が保持される。なお、同じ樹脂材料で空隙部５２内の半導体チップ５６を完全に封止するようにしてもよい。
【００２７】
導体パターン５５の表面側はソルダレジスト６０によって被覆されるが、貫通孔５３に対応する部位には開口６０ａ，６０ａが形成され、導体パターン５５を外部へ露出させている。
【００２８】
本実施の形態の素子内蔵基板５０によれば、導体パターン５５が電気めっき層から構成されているので、導体パターン５５をファインピッチ化することが可能となり、これにより、実装密度の更なる向上を図ることができる。
【００２９】
次に、図２は、以上のように構成される素子内蔵基板５０を複数積層した素子内蔵多層基板６５を示している。本例では、上記構成の素子内蔵基板５０を３枚積層してベース基板６６上に搭載した形態を示している。素子内蔵多層基板６５の層間の電気的、機械的な接続は、ソルダレジスト６０の開口６０ａを介して導体パターン５５の表面に接合される、はんだ５９によって行われている。
【００３０】
なお、層間の接続を上記のようにはんだ５９で行うことにより、導電ペーストを用いる場合に比べて短時間で接続でき、かつ、低抵抗とすることができる。
【００３１】
ベース基板６６は、絶縁基材６７とその表裏面にパターニング形成された上部配線層７０および下部配線層７１と、これらの配線層７０，７１を層間接続するためのスルーホールめっき６８が形成されている。なお、当該スルーホールの内部には、導電材料あるいは非導電材料からなる充填体６９が充填されており、これにより、いわゆるポップコーン現象を防止したり、放熱効率を向上させるようにしている。
【００３２】
以上のように構成される素子内蔵多層基板６５は、ランドグリッドアレイ（ＬＧＡ）の形態を呈しており、マザー基板実装時には、ソルダレジスト７３の開口部７３ａ，７３ａを介して外部へ露出する下部配線層７１に対してボールバンプ等の外部電極が設けられる。また、最上層に位置する素子内蔵基板５０の配線層（導体パターン）５５に対して、更に他の電気素子あるいは電子部品が実装されてもよい。
【００３３】
次に、本発明に係る素子内蔵基板５０の製造方法について図３〜図６を参照して説明する。
【００３４】
まず、図３（Ａ）に示すように、上述した構成の絶縁基材５１を用意し、この表面に接着材料層を形成するための接着剤５４を塗布する（図３（Ｂ））。
接着剤５４は、後に転写される導体パターン５５を絶縁基材５１へ接着するためのもので、非導電性であることが必要である。また、導体パターン５５の転写時に空隙部５２および貫通孔５３への接着剤の流出を防ぐために、接着剤５４を構成する材料は、フロー性が少なく、形状維持性の高いものが用いられる。このような材料として、例えば、日立化成社製「ＡＳ−３０００」が挙げられる。
【００３５】
次いで、図３（Ｃ）に示すように、絶縁基材５１に対して素子収容用の空隙部５２および層間接続用の貫通孔５３を形成する空隙部形成工程が行われる（ステップＳ１）。これら空隙部５２および貫通孔５３の形成は、例えば、ドリルやルータを用いた加工、金型パンチ、レーザ加工などの公知の穿孔加工技術が適用可能であり、複数枚を同時に加工するようにしてもよい。なお、空隙部５２は、収容する半導体チップ５６の外形よりも大きい内寸が必要とされる。
【００３６】
以上説明した絶縁基材５１の準備工程と並行して、図３（Ｄ）〜（Ｇ）に示すように導体パターン５５の形成工程が行われる（ステップＳ２）。本実施の形態では、導体パターン５５を形成するに当たり、図５（Ａ）に示す構成の転写シート６１が用いられる。
【００３７】
転写シート６１は、厚さが例えば１００μｍ程度の銅からなる金属ベース材６２と、導電性接着樹脂層６３と、厚さが例えば５μｍ以下のクロム（Ｃｒ）でなる被溶解金属層６４との３層構造を呈している。金属ベース材６２と被溶解金属層６４とは、導電性接着樹脂層６３を介して互いに分離（剥離）可能に積層されている。
【００３８】
金属ベース材６２は、転写シート６１の全厚の主要部分を占め、主に、ハンドリング時に必要とされる機械的性質または材料学的性質を具備するように構成される。
導電性接着樹脂層６３としては、金属ベース材６２と被溶解金属層６４との間の導通を確保でき、かつ、両者の分離除去が可能な材料によって構成され、例えば層状に形成したベンゾトリアゾール樹脂が適用される。
被溶解金属層６４は金属箔や金属めっき層で構成されるとともに、導体パターン５５に対して選択的にエッチングされ得るように、導体パターン５５とは異種の金属材料で構成される。
【００３９】
なお、金属ベース材６２と被溶解金属層６４とを互いに分離除去するための構成例は上記に限らず、他の構成例を採用することも可能であるが、その詳細については、後述する。
【００４０】
さて、図３（Ｄ）を参照して、上記構成の転写シート６１の被溶解金属層６４側表面に、フォトレジスト膜７２を形成する。フォトレジスト７２は、ドライフィルムレジストおよび液状レジストの何れでもよい。そして、形成したフォトレジスト膜７２に対し露光および現像の各処理を施してフォトレジスト膜７２を所定形状にパターニングし、めっきレジスト７２Ａを形成する（図３（Ｅ））。
【００４１】
続いて、転写シート６１をめっきレジスト７２Ａとともに、例えば銅の電解浴中に浸漬し、図示しないカソード電極に接続して被溶解金属層６４上に銅の電気めっき層５５Ａを析出させる（図３（Ｆ））。そして、電気めっき層５５Ａの形成後、めっきレジスト７２Ａを除去する（図３（Ｇ））。以上により、転写シート６１の表面に電気めっき層５５Ａからなる導体パターン５５が形成される。
なお、電気めっき層５５Ａは、転写シート６１の被溶解金属層６４上だけでなく金属ベース材６２上にも形成されるが、その図示は省略している。
【００４２】
一般に、ウェットエッチング法によって導体層の不要部分を除去し導体パターンを形成する方法（サブトラクティブ法）に比べて、電気めっき法によって必要な部位のみ導体層を析出させ導体パターンを形成する方法（アディティブ法）の方が微細なパターンを形成することができるので、本実施の形態によれば、Ｌ／Ｓが例えば１０μｍ／１０μｍといったファインピッチな導体パターンを高精度に形成することができる。
【００４３】
なお、ファインピッチな導体パターンが要求されない場合には、被溶解金属層６４の上に更に、導体層を電気めっき等の手法により形成し、当該導体層をパターンエッチングすることによって、導体パターンを形成することも可能である。
【００４４】
次に、図３（Ｈ）に示すように、形成した導体パターン５５を介して、転写シート６１と絶縁基材５１とを互いに貼り合わせ、導体パターン５５を絶縁層５１上の接着材料層５４上へ貼り付ける（ステップＳ３）。
【００４５】
このとき、転写シート６１は金属製であるので、従来の樹脂フィルムで構成される転写シートに比べて強度が高く、したがって、転写シート６１のハンドリング時における伸縮や反りを抑制し、ファインピッチな導体パターン５５を高い寸法安定性でもって適正に絶縁基材５１上へ接着することができる。
【００４６】
また、転写シート６１に十分な強度をもたせることができるので、従来よりも高荷重でのパターン転写も可能となり、転写プロセス上の制約を低減することができる。特に、転写時において転写シートの局所的な変形が抑制されるので、導体パターンの変形や破断を回避できる。
【００４７】
続いて、図４（Ｉ）に示すように、絶縁基材５１の空隙部５２の内部へ半導体チップ５６を収容し、その能動面に形成されたバンプ５７を導体パターン５５へ接合する工程が行われる（ステップＳ４）。導体パターン５５に対する半導体チップ５６の実装は、例えば公知のマウンタ装置を用いて行われる。
【００４８】
なお、本実施の形態ではバンプ５７が金で、又は表面に金めっきが施されて形成されているので、そのまま導体パターン（銅）５５へ接合すれば、Ａｕ−Ｃｕ間の接合となる。そこで、転写シート６１上に形成した導体パターン５５の表面に更に、すず（Ｓｎ）系金属膜を電気めっき等により形成するようにすれば、当該接合工程がＡｕ−Ｓｎ間の接合となるので、Ａｕ−Ｃｕ間の接合に比べて低温度、低荷重での半導体チップ５６の接合が可能となる。Ｓｎ系金属としては、Ｓｎ、Ｓｎ系合金（ＳｎＡｇ、ＳｎＢｉ、ＳｎＣｕ等）が挙げられる。また、Ｓｎ系金属以外にも、ＮｉＰ／Ａｕ膜を形成することによっても同様な効果を得ることができる。
【００４９】
一方、半導体チップ５６のバンプ５７をＡｕで形成する代わりに、Ｓｎ系金属で形成するようにしてもよい。この場合、Ｓｎ系金属のみでバンプを形成したり、また、他金属ボールや樹脂ボールの表面にＳｎ系金属をめっきしたものでもよい。Ｓｎ系金属としては、Ｓｎ、ＳｎＡｇ、ＳｎＢｉ、ＳｎＣｕ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＢｉＣｕ等が挙げられる。
【００５０】
さて、半導体チップ５６を導体パターン５５へ接合した後、空隙部５２の内部にエポキシ等の熱硬化性樹脂を注入し、導体パターン５５と半導体チップ５６との間にアンダーフィル樹脂層５８を形成する工程が行われる（図４（Ｉ）、ステップＳ５）。これにより、導体パターン５５は、転写シート６１およびアンダーフィル樹脂層５８の双方によって支持される。
【００５１】
以上、半導体チップ５６を導体パターン５５へ接合する工程と、接合した半導体チップ５６を空隙部５２の内部で封止するためのアンダーフィル樹脂層５８の形成工程とにより、本発明に係る「素子収容工程」が構成される。
【００５２】
なお、半導体チップ５６の接合工程は上記に限らず、あらかじめ半導体チップ５６を転写シート６１上の導体パターン５５に接合し、絶縁基材５１と転写シート６１との貼り合わせ時に、接合した半導体チップ５６を空隙部５２内へ収容するようにしてもよい。この場合、転写シート６１が金属製であるので、半導体チップ５６の自重による転写シート６１の変形等を抑制できる。
【００５３】
このとき、めっきレジスト７２Ａに接着性のあるものが用いられると、例えば図１０に示すように、当該めっきレジスト７２Ａを半導体チップ５６に対してのアンダーフィル樹脂層として利用することが可能である。この場合、導体パターン５５の厚さは、半導体チップ５６のバンプ５７が到達し得る大きさにすればよい。
【００５４】
次に、転写シート６１を除去する工程が行われる。本実施の形態においては、転写シート６１の除去は、金属ベース材６２を被溶解金属層６４から分離除去する工程（図４（Ｊ））と、被溶解金属層６４を溶解除去する工程（図４（Ｋ））とで構成される。
【００５５】
図４（Ｊ）を参照して、金属ベース材６２を被溶解金属層６４から分離除去する工程は、導電性接着樹脂層６３を介して金属ベース材６２を被溶解金属層６４から剥がすことにより行われる（ステップＳ６）。
なお、導電性接着樹脂層６３は、金属ベース材６２とともに被溶解金属層６４から分離されるようにするべく、その被溶解金属層６４側の表面所定部位に離型剤を塗布しておいてもよい。
【００５６】
金属ベース材６２の剥離処理は、転写シート６１のエッジ部分における金属ベース材６２と被溶解金属層６４との間の境界部に、剥離開始の切れ込みを入れることによって容易に行うことができる。また、金属ベース材６２の剥離処理中、被溶解金属層６４は導体パターン５５を介して接着材料層５４およびアンダーフィル樹脂層５８によって支持されているので、金属ベース材６２と被溶解金属層６４との分離除去を適正に行うことができる（図４（Ｋ））。
【００５７】
一方、被溶解金属層６４を溶解除去する工程では、被溶解金属層６４は溶解させるが導体パターン５５は溶解させないエッチング液を用いて、被溶解金属層６４のみを選択的に除去する（図４（Ｌ）、ステップＳ７）。本実施の形態では、導体パターン５５を銅、被溶解金属層６４をクロムで形成しているので、例えば塩酸系のエッチング液を用いることによって、導体パターン５５を残して被溶解金属層６４のみを溶解除去することができる。
【００５８】
以上、絶縁基材５１と転写シート６１との貼り合わせ工程（ステップＳ３）から被溶解金属層６４の溶解除去工程（ステップＳ７）までの各工程によって、本発明の実施の形態における「パターン転写工程」が構成される。
【００５９】
転写シート６１の除去が完了した後は、図１に示したように、絶縁基材５１の貫通孔５３内に導電材料としてはんだ５９をスクリーン印刷法やディスペンス法を用いて充填する導電体充填工程が行われるとともに、貫通孔５３の形成部位に対応する部分を除く導体パターン５５の表面をソルダレジスト６０で覆う工程が行われる（ステップＳ８）。なお、図２に示した素子内蔵多層基板６５を得る場合には、所定の多層化工程が行われる（ステップＳ９）。
【００６０】
以上のようにして、本実施の形態の素子内蔵基板５０が製造される。
本実施の形態によれば、転写シート６１を金属製としているので、電気めっき法によるパターンめっき技術を用いてファインピッチな導体パターン５５を高精度に形成することができる。また、転写シート６１が所定の機械的強度および耐熱性を有しているので、ハンドリング時や加熱時における寸法変化を殆どなくして、転写される導体パターン５５の寸法安定性を確保することができる。
【００６１】
さらに、パターン転写工程における転写シート６１の除去を、導体パターン５５と半導体チップ５６との間にアンダーフィル樹脂層５８を形成した後、最終的に、エッチングによる溶解で行っているので、絶縁基材５１のリジッド性が強い場合であっても、導体パターン５５の適正な転写作用を確保することができる。
【００６２】
また、本実施の形態によれば、転写シート６１を、金属ベース材６２と、この金属ベース材６２に対して分離可能に積層される被溶解金属層６４とを含む構成とし、転写シート６１の除去を、金属ベース材６２を被溶解金属層６４から分離除去する工程と、被溶解金属層６４を溶解除去する工程とで構成したので、転写シート６１の除去が容易となり、これにより、生産性の向上が図られる。
【００６３】
（第２の実施の形態）
図７および図８は、本発明の第２の実施の形態を示している。なお、図において上述の第１の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【００６４】
まず、図７（Ａ）に示すように、絶縁基材５１を用意し、この表面に接着材料層５４を形成するための接着剤を塗布する（図７（Ｂ））。
次いで、図７（Ｃ）に示すように、絶縁基材５１に対して素子収容用の空隙部５２および層間接続用の貫通孔５３を形成する空隙部形成工程が行われる。
【００６５】
絶縁基材５１の準備工程と並行して、図７（Ｄ）〜（Ｇ）に示すように導体パターン５５の形成工程が行われる。
本実施の形態では、導体パターン５５を形成するに当たり、図５（Ａ）に示す構成の転写シート６１が用いられる。すなわち、銅からなる金属ベース材６２と、クロムからなる被溶解金属層６４と、これらの間に介在される導電性接着樹脂層とから構成される（図９（Ｄ））。
【００６６】
図７（Ｅ）に示す導体パターン５５は、上述の第１の実施の形態と同様、転写シート６１の被溶解金属層６４側表面に形成した電気めっき層で構成される。
本実施の形態では、この後、形成した導体パターン間に絶縁膜を埋め込み、転写シート６１の被溶解金属層６４側表面を平坦化する工程が行われる。
【００６７】
この工程は、先ず、図７（Ｆ）に示すように、形成した導体パターン５５の上から、転写シート６１の被溶解金属層６４側表面全面に、例えばエポキシ樹脂等の絶縁性樹脂からなる絶縁膜８７を例えばスクリーン印刷法で塗布し、硬化させる。
そして、図７（Ｇ）に示すように、硬化させた絶縁膜８７を研磨し、導体パターン５５の表面を外部へ露出させる。
これにより、導体パターン５５間に絶縁膜８７が埋め込まれ、転写シート６１の被溶解金属層６４側表面が平坦化される。
【００６８】
次に、図７（Ｈ）に示すように、形成した導体パターン５５を介して、転写シート６１と絶縁基材５１とを互いに貼り合わせ、導体パターン５５を絶縁層５１上の接着材料層５４上へ貼り付ける。
【００６９】
このとき、転写シート９１は金属製であるので、従来の樹脂フィルムで構成される転写シートに比べて強度が高く、したがって、転写シート６１のハンドリング時における伸縮や反りを抑制し、ファインピッチな導体パターン５５を高い寸法安定性でもって適正に絶縁基材５１上へ接着することができる。
【００７０】
また、転写シート６１に十分な強度をもたせることができるので、従来よりも高荷重でのパターン転写も可能となり、転写プロセス上の制約を低減することができる。特に、転写時において転写シートの局所的な変形が抑制されるので、導体パターンの変形や破断を回避できる。
【００７１】
さらに、導体パターン５５間に絶縁膜８７が埋め込まれることによって転写シート６１の被溶解金属層６４側表面が平坦化されているので、絶縁基材５１上の接着材料層５４との密着力を大きくして、接着強度を高めることができる。
【００７２】
続いて、図８（Ｉ）に示すように、絶縁基材５１の空隙部５２の内部へ半導体チップ５６を収容し、その能動面に形成されたバンプ５７を導体パターン５５へ接合する工程が行われる。
半導体チップ５６を導体パターン５５へ接合した後、空隙部５２の内部に例えばエポキシ樹脂を注入し、導体パターン５５と半導体チップ５６との間にアンダーフィル樹脂層５８を形成する。これにより、導体パターン５５は、転写シート６１およびアンダーフィル樹脂層５８の双方によって支持される。
【００７３】
なお、半導体チップ５６のバンプが金で、又は表面に金めっきが施されて形成されているので、銅からなる導体パターン５５の表面にＳｎ系金属やＮｉ／Ａｕ系の金属めっきを形成することによって、低温・低荷重環境下でのチップマウントが実現できる。
【００７４】
この場合、本実施の形態では、導体パターン５５と導体パターン５５との間に絶縁膜８７を埋め込んでいるので、金属めっきの等方成長によるパターン間のブリッジ現象を回避することができる。
なお、金属めっきの形成に先だって、導体パターン５５上のチップ接続ランドに対応する領域をソフトエッチするようにすれば、金属めっきの形成によって転写面の平坦度が損なわれることはなく効果的である。
【００７５】
次に、転写シート６１が除去される。転写シート６１の除去は、金属ベース材６２を被溶解金属層６４から分離除去する工程（図８（Ｊ））と、被溶解金属層６４を溶解除去する工程（図８（Ｋ））とで構成される。
なお、この転写シート６１の除去工程は、上述の第１の実施の形態で説明した方法と同様な方法で行われるので、ここではその説明は省略する。
【００７６】
転写シート６１の除去が完了した後は、図８（Ｌ）に示すように、絶縁基材５１の貫通孔５３内に導電材料としてはんだ５９をスクリーン印刷法やディスペンス法を用いて充填するとともに、貫通孔５３の形成部位に対応する部分を除く導体パターン５５の表面をソルダレジスト６０で覆う工程が行われる。
【００７７】
以上のようにして、本実施の形態の素子内蔵基板５０’が製造される。
本実施の形態によれば、上述の第１の実施の形態と同様な効果を得ることができる。
特に、本実施の形態によれば、絶縁基材５１に対して導体パターン５５を密着力高く接着することができるので、耐久性に優れた素子内蔵基板５０’を得ることができる。
また、導体パターン５５のチップマウント領域に金属めっきを形成する場合には、パターン間のショートを防止することができるので、狭パッドピッチな半導体チップのマウントにも対応することができる。
【００７８】
（第３の実施の形態）
続いて、図９は本発明の第３の実施の形態を示している。なお、図において上述の第１の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【００７９】
本実施の形態では、図９（Ａ）に示す転写シート６１の被溶解金属層６４側表面に導体パターン５５を析出させる際に形成する電気めっき用のめっきレジスト７２Ａ（図９（Ｂ））を、上述の第２の実施の形態で説明した平坦化用の絶縁膜８７として構成している。
めっきレジスト７２Ａは、導体パターン５５の形成時、図９（Ｃ）に示すように導体パターン５５の間を埋める形態になっている。
【００８０】
したがって、導体パターン５５の形成後、別途平坦化用の絶縁膜を形成することなく、図９（Ｄ）に示すように絶縁基材５１上に貼り合わせることが可能となり、これにより上述の第２の実施の形態と同様な効果を得ることができる。
また、めっきレジスト７２Ａに接着性を有する材料を用いれば、より高い接着力で導体パターン５５を絶縁基材５１上へ貼り付けることができる。
なお、この場合、導体パターン５５の配線密度が比較的低い場合には、絶縁基材５１上の接着材料層５４を不要とすることも可能となる。
【００８１】
なお、導体パターン５５の貼付後のチップマウント工程（図９（Ｅ））および転写シート除去工程（図９（Ｆ））は上述の第１の実施の形態と同様であるので、ここではそれらの説明は省略する。
【００８２】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００８３】
例えば以上の各実施の形態では、転写シート６１として、図５（Ａ）に示したように金属ベース材６１と被溶解金属層６４との間に導電性接着樹脂層６３を介在させて、金属ベース材６１と被溶解金属層６４とを互いに分離可能に構成したが、転写シート６１の構成はこれに限らず、金属ベース材と被溶解金属層とを互いに分離できる構成であれば、何れの構成であってもよい。
【００８４】
例えば、図５（Ｂ）にその断面構造を示す転写シート１０１は、銅でなる金属ベース材１０２と、ニッケルめっきでなる被溶解金属層１０４との間に、クロムめっきでなる中間層１０３を介在させ、被溶解金属層(Ni)１０４と中間層(Cr)１０３とをめっき応力差を利用して界面で剥離するように構成されている。金属ベース材１０２および中間層１０３の除去後における被溶解金属層(Ni)１０４の溶解除去工程では、転写される導体パターンが銅である場合、例えば硫酸化過酸化水素水系エッチング液を用いればよい。
【００８５】
また、図５（Ｂ）において、中間層１０３をクロムめっきで、被溶解金属層１０４をニッケル−コバルト合金めっきでそれぞれ形成すれば、各層１０３，１０４をその界面において容易に分離させることができる。この場合、被溶解金属層(Ni/Co)１０４の溶解除去工程では、転写される導体パターンが銅である場合、例えば硫酸化過酸化水素水をベースにしたソフトエッチング剤が適用可能である。
【００８６】
また、以上の各実施の形態では、転写シート６１の除去を、金属ベース材６２の剥離除去工程と、被溶解金属層６４の溶解除去工程とで構成した例について説明したが、これに代えて、転写シート全体を溶解除去するようにしてもよい。この場合、転写シートを同種金属で構成する場合はもちろん、異種金属の積層体で構成してもよい。特に、後者の場合は、異なるエッチング液を用いて各金属層を選択エッチングすればよい。
【００８７】
例えば図５（Ｃ）は、互いに異なる第１，第２の金属層１１２，１１４からなる転写シート１１１の構成を示している。ここで、第１の金属層１１２を銅、第２の金属層１１４をニッケルとした場合、アルカリエッチャントを用いれば第１の金属層(Cu)１１２のみをエッチングすることができる。同様に、第１の金属層１１２を銅、第２の金属層１１４をアルミニウムとした場合、エッチング液として硫酸温水を用いれば第１の金属層(Cu)１１２のみをエッチングすることができる。その他、第１，第２の金属層１１２，１１４の組み合わせ例としては、ニッケルと金、銅とクロムなどがある。
【００８８】
また、これら異種金属の組み合わせ例は、被溶解金属層（６４）の構成金属と導体パターン（５５）の構成金属との間の組み合わせ例としても、適用することができる。
【００８９】
さらに、転写シートを金属ベース材と被溶解金属層の２層で構成し、これら各層を各層の熱膨張率の差によって分離するようにしてもよい。または図５（Ｄ）に示す転写シート１２１のように、金属ベース材１２２と被溶解金属層１２４との間に熱発泡層１２３を介在させ、所定温度への加熱処理により熱発泡層１２３を発泡させて、金属ベース材１２２と被溶解金属層１２４とを分離させるようにしてもよい。
【００９０】
【発明の効果】
以上述べたように、本発明の素子内蔵基板の製造方法によれば、転写シートに金属製シートを用いているので、ファインピッチな導体パターンを高精度に形成することができるとともに、形成した導体パターンの寸法安定性を確保して絶縁層へ転写することができる。また、転写シートの除去を、導体パターンと電気素子との間に封止樹脂層を形成した後、最終的に転写シートの溶解除去によって行っているので、導体パターンの適正な転写作用を確保することができる。
【００９１】
また、転写シートが、金属ベース材と、金属ベース材に対して分離可能に積層される被溶解金属層とを含み、当該転写シートの除去が、金属ベース材を被溶解金属層から分離除去する工程と、被溶解金属層を溶解除去する工程とで構成することにより、転写シートの除去工程に要する時間的コストを削減し、生産性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による素子内蔵基板の構成を模式的に示す断面図である。
【図２】図１に示す素子内蔵基板を多層化した状態を示す断面図である。
【図３】（Ａ）〜（Ｈ）ともに、本発明の第１の実施の形態による素子内蔵基板の製造方法を説明する工程断面図であり、（Ａ）〜（Ｃ）は空隙部形成工程、（Ｄ）〜（Ｇ）はパターン形成工程、（Ｈ）はパターン転写工程の一部をそれぞれ示す。
【図４】（Ｉ）〜（Ｌ）ともに、本発明の第１の実施の形態による素子内蔵基板の製造方法を説明する工程断面図であり、（Ｉ）は素子収容工程、（Ｊ）〜（Ｌ）は転写シートの除去工程をそれぞれ示す。
【図５】（Ａ）は本発明の第１の実施の形態に適用される転写シートの構成を模式的に示す断面図であり、（Ｂ）〜（Ｄ）は、その変形例を説明する断面図である。
【図６】本発明の第１の実施の形態による素子内蔵基板の製造方法を説明する工程フロー図である。
【図７】（Ａ）〜（Ｈ）ともに、本発明の第２の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
【図８】（Ｉ）〜（Ｌ）ともに、本発明の第２の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
【図９】（Ａ）〜（Ｆ）ともに、本発明の第３の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
【図１０】本発明の第１の実施の形態におけるチップマウント工程の変形例を説明する要部断面図である。
【図１１】（Ａ）〜（Ｆ）ともに、従来の素子内蔵基板の製造方法を説明する工程断面図である。
【符号の説明】
５０，５０’…素子内蔵基板、５１…絶縁基材、５３…貫通孔、５４…接着材料層、５ ５…導体パターン、５５Ａ…電気めっき層、５６…半導体チップ（電気素子）、５８…アンダーフィル樹脂層（封止樹脂層）、５９…はんだ（導電材料）、６１…転写シート、６２…金属ベース材、６３…導電性接着樹脂層、６４…被溶解金属層、６５…素子内蔵多層基板、７２Ａ…めっきレジスト、８０…プリント配線板、８７…絶縁膜。
Claims (9)
- 絶縁層上の導体パターンに電気的に接合される電気素子が、前記絶縁層に形成された空隙部に収容されてなる素子内蔵基板の製造方法において、
前記絶縁層に対して前記空隙部を形成する空隙部形成工程と、
金属製の転写シートの一表面に前記導体パターンを形成するパターン形成工程と、
前記形成した導体パターンを介して前記転写シートと前記絶縁層とを互いに貼り合わせた後、前記転写シートを除去するパターン転写工程と、
前記形成した導電パターンに接合される電気素子を前記空隙部へ収容する素子収容工程とを有し、
前記転写シートの除去が、前記転写シートの少なくとも一部を溶解除去する工程を含むと共に、
当該転写シートの除去工程を、前記導体パターンと前記電気素子との間に封止樹脂層を形成した後に行う
ことを特徴とする素子内蔵基板の製造方法。 - 前記転写シートが、金属ベース材と、前記導体パターンが形成されるとともに前記金属ベース材に対して分離可能に積層される被溶解金属層とを含んでなり、
前記転写シートの除去が、前記金属ベース材を前記被溶解金属層から分離除去する工程と、前記被溶解金属層を溶解除去する工程とでなる
ことを特徴とする請求項１に記載の素子内蔵基板の製造方法。 - 前記パターン形成工程が、電気めっき法によって行われる
ことを特徴とする請求項１に記載の素子内蔵基板の製造方法。 - 前記パターン形成工程が、前記転写シートの一表面に導体パターンを形成する工程と、前記形成した導体パターン間に絶縁材料を埋め込んで前記転写シートの一表面を平坦化する工程とを有する
ことを特徴とする請求項１に記載の素子内蔵基板の製造方法。 - 前記パターン転写工程では、あらかじめ、前記絶縁層の上面に接着剤が塗布される
ことを特徴とする請求項１に記載の素子内蔵基板の製造方法。 - 前記素子収容工程が、前記転写シートと前記絶縁層とを互いに貼り合わせた後、前記空隙部に前記電気素子を収容し前記導体パターンに接合する
ことを特徴とする請求項１に記載の素子内蔵基板の製造方法。 - 前記被溶解金属層と前記導体パターンとが互いに異種の金属材料でなり、前記被溶解金属層を溶解除去する工程が、前記被溶解金属層は溶解させるが前記導体パターンは溶解させないエッチング液を用いて行われる
ことを特徴とする請求項２に記載の素子内蔵基板の製造方法。 - 前記空隙部形成工程では、前記空隙部とともに前記絶縁層の表裏面を連絡するための貫通孔が形成されるとともに、
前記貫通孔へ導電材料を充填する導電体充填工程を有する
ことを特徴とする請求項１に記載の素子内蔵基板の製造方法。 - 前記導電体充填工程の後、前記製造した素子内蔵基板を、前記貫通孔における電気的接続を伴って多層に積層する積層工程を有する
ことを特徴とする請求項８に記載の素子内蔵基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002223846A JP3608559B2 (ja) | 2002-03-26 | 2002-07-31 | 素子内蔵基板の製造方法 |
| CNB038183455A CN100452342C (zh) | 2002-07-31 | 2003-06-20 | 制造内置器件的基板的方法 |
| US10/523,331 US7874066B2 (en) | 2002-07-31 | 2003-06-20 | Method of manufacturing a device-incorporated substrate |
| EP03766619A EP1542519A4 (en) | 2002-07-31 | 2003-06-20 | METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB |
| PCT/JP2003/007872 WO2004014114A1 (ja) | 2002-07-31 | 2003-06-20 | 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板 |
| US12/435,185 US8146243B2 (en) | 2002-07-31 | 2009-05-04 | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085649 | 2002-03-26 | ||
| JP2002223846A JP3608559B2 (ja) | 2002-03-26 | 2002-07-31 | 素子内蔵基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006572A JP2004006572A (ja) | 2004-01-08 |
| JP3608559B2 true JP3608559B2 (ja) | 2005-01-12 |
Family
ID=30445996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002223846A Expired - Fee Related JP3608559B2 (ja) | 2002-03-26 | 2002-07-31 | 素子内蔵基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3608559B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066148A (ja) * | 2004-08-25 | 2006-03-09 | Dainippon Screen Mfg Co Ltd | 平面表示装置用のパネル |
| FI119714B (fi) * | 2005-06-16 | 2009-02-13 | Imbera Electronics Oy | Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi |
| KR100719035B1 (ko) * | 2005-07-01 | 2007-05-16 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| JP2007266379A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 |
| KR101701380B1 (ko) * | 2010-08-17 | 2017-02-01 | 해성디에스 주식회사 | 소자 내장형 연성회로기판 및 이의 제조방법 |
-
2002
- 2002-07-31 JP JP2002223846A patent/JP3608559B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004006572A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
| US6297553B1 (en) | Semiconductor device and process for producing the same | |
| TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
| US9232657B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
| US7754598B2 (en) | Method for manufacturing coreless packaging substrate | |
| JP2010153863A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| US20200105651A1 (en) | Wiring board | |
| WO2007077735A1 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| JP2010245280A (ja) | 配線基板の製造方法及び配線基板 | |
| WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| CN102625579A (zh) | 电子部件内置线路板 | |
| JP2012164965A (ja) | 配線基板及びその製造方法 | |
| JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
| JP2002111205A (ja) | 多層配線板の製造方法および多層配線板 | |
| JP3608559B2 (ja) | 素子内蔵基板の製造方法 | |
| JP2008270633A (ja) | 半導体素子内蔵基板 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP2016154195A (ja) | 多層配線板 | |
| JP2008177619A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
| JP2013077726A (ja) | 半導体パッケージの製造方法 | |
| JP2006049536A (ja) | 多層回路基板 | |
| JP3863534B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
| JP2004200608A (ja) | プリント配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |