Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2020191441A - 超接合半導体装置および超接合半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP2020191441A - 超接合半導体装置および超接合半導体装置の製造方法 - Google Patents

超接合半導体装置および超接合半導体装置の製造方法 Download PDF

Info

Publication number
JP2020191441A
JP2020191441A JP2020048273A JP2020048273A JP2020191441A JP 2020191441 A JP2020191441 A JP 2020191441A JP 2020048273 A JP2020048273 A JP 2020048273A JP 2020048273 A JP2020048273 A JP 2020048273A JP 2020191441 A JP2020191441 A JP 2020191441A
Authority
JP
Japan
Prior art keywords
region
type
semiconductor
column
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020048273A
Other languages
English (en)
Other versions
JP7505217B2 (ja
Inventor
武義 西村
Takeyoshi Nishimura
武義 西村
涼 前田
Ryo Maeda
涼 前田
勇 菅井
Isamu Sugai
勇 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2020191441A publication Critical patent/JP2020191441A/ja
Application granted granted Critical
Publication of JP7505217B2 publication Critical patent/JP7505217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】チャージバランスが”１”の状態でもアバランシェ耐量が低下することを抑制できる超接合半導体装置および超接合半導体装置の製造方法を提供する。【解決手段】半導体装置は、電流が流れる活性領域３０と、終端構造部４０と、を有する。第１導電型の半導体基板１のおもて面に、第１導電型の第１半導体層２が設けられる。第１半導体層２の表面に、第１導電型の第１カラム３と第２導電型の第２カラム４とがおもて面に平行な面において繰り返し交互に配置された並列ｐｎ構造２０が設けられる。活性領域３０の第２カラム４は、第１領域４１と第２領域４２とからなり、第１領域４１では、第２カラム４の底面と半導体基板１のおもて面との距離が、第２領域４２での第２カラム４の底面と半導体基板１のおもて面との距離より長い。【選択図】図１

Description

この発明は、超接合半導体装置および超接合半導体装置の製造方法に関する。
通常のｎ型チャネル縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）では、半導体基板内に形成される複数の半導体層のうち、ｎ型ドリフト層が最も高抵抗の半導体層である。このｎ型ドリフト層の電気抵抗が縦型ＭＯＳＦＥＴ全体のオン抵抗に大きく影響を与えている。縦型ＭＯＳＦＥＴ全体のオン抵抗の低減は、ｎ型ドリフト層の厚みを薄くし電流経路を短くすることで実現できる。
しかし、縦型ＭＯＳＦＥＴは、オフ状態において空乏層が高抵抗のｎ型ドリフト層に広がることで、耐圧を保持する機能も有している。このため、オン抵抗低減のためにｎ型ドリフト層を薄くした場合、オフ状態における空乏層の広がる距離が短く、空乏層がすぐにｎ+型半導体基板に達してしまい、それ以上空乏層が伸びなくなる。このため、すぐに最大電界強度に達してしまい、耐圧が低下する。一方、縦型ＭＯＳＦＥＴの耐圧を高くするためには、ｎ型ドリフト層の厚みを増加させる必要があるが、オン抵抗が増加する。このようなオン抵抗と耐圧の関係をトレードオフ関係と呼び、トレードオフ関係にある両者をともに向上させることは一般的に難しい。このオン抵抗と耐圧とのトレードオフ関係は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）やバイポーラトランジスタ、ダイオード等の半導体装置においても同様に成立することが知られている。
上述のような問題を解決する半導体装置の構造として、超接合（ＳＪ：Ｓｕｐｅｒ Ｊｕｎｃｔｉｏｎ：スーパージャンクション）構造が知られている。例えば、超接合構造を有するＭＯＳＦＥＴ（以下、ＳＪ−ＭＯＳＦＥＴ）が知られている。図２３は、従来のＳＪ−ＭＯＳＦＥＴの構造を示す断面図である。
図２３に示すように、ＳＪ−ＭＯＳＦＥＴ１５０は、高不純物濃度のｎ+型半導体基板１０１にｎ型層１０２を成長させる。このｎ型層１０２の表面からｎ+型半導体基板１０１に到達しない深さでｐ型カラム領域１０４が設けられている。ｐ型カラム領域１０４の底面は、ｎ+型半導体基板１０１とｎ型層１０２との間に設けられたｎ型バッファ層１０２’に達している。図２３では、ｐ型カラム領域１０４はｎ+型半導体基板１０１に到達しないが、ｎ+型半導体基板１０１に到達する形態でもよい。
また、ｎ型層１０２中に、基板主面に垂直な方向に延び、かつ基板主面に平行な面において狭い幅を有するｐ型領域（ｐ型カラム領域１０４）とｎ型領域（隣り合うｐ型カラム領域１０４に挟まれたｎ型層１０２の部分、以下ｎ型カラム領域１０３と称する）とを基板主面に平行な面において交互に繰り返し並べた並列構造（以降、並列ｐｎ領域１２０と称する）を有している。並列ｐｎ領域１２０を構成するｐ型カラム領域１０４およびｎ型カラム領域１０３は、ｎ型層１０２に対応して不純物濃度を高めた領域である。並列ｐｎ領域１２０では、ｐ型カラム領域１０４およびｎ型カラム領域１０３に含まれる不純物濃度を略等しくすることで、オフ状態において、セルピッチに応じて構成されるｐ型カラム領域１０４およびｎ型カラム領域１０３のＰＮ接合からｐ型カラム領域１０４およびｎ型カラム領域１０３内に空乏層が横方向（ｐ型カラム領域１０４およびｎ型カラム領域１０３が交互に繰り返し並べられた方向）に伸びる。セルピッチとは、隣り合うゲート電極間の間隔を示す。これにより、空乏層が横方向において繋がり易くなり高耐圧化を図ることができる。そのため、ｎ型カラム領域１０３の不純物濃度を増加させても耐圧が低下せず、オン抵抗を低減することが可能になっている。
ＳＪ−ＭＯＳＦＥＴ１５０の、素子が形成されオン状態のときに電流が流れる活性領域１３０側の並列ｐｎ領域１２０上には、ｐ型ベース領域１０５が設けられる。ｐ型ベース領域１０５の内部に、ｎ+型ソース領域１０６が設けられている。ｎ+型ソース領域１０６は、活性領域１３０に設けられ、後述するトレンチゲート構造に配置されている。
また、ｐ型ベース領域１０５およびｎ+型ソース領域１０６を貫通してｎ型カラム領域１０３に達するトレンチ１１８が設けられている。このトレンチ１１８の側面と接するようにｎ+型ソース領域１０６が配置されている。
トレンチ１１８の内壁面は酸化膜などによって構成されたゲート絶縁膜１０７にて覆われており、ゲート絶縁膜１０７の表面に形成されたゲート電極１０８により、トレンチ１１８内が埋め尽くされている。このようにして、トレンチゲート構造が構成されている。ゲート電極１０８の一部は、トレンチ１１８の上方（後述するソース電極１０が設けられている側）からソース電極１１０側に突出するゲート配線１１５を設けてもよい。
また、ｐ型ベース領域１０５およびｎ+型ソース領域１０６の表面やゲート電極１０８の表面には、層間絶縁膜１０９を介してソース電極１１０が設けられている。ソース電極１１０は、層間絶縁膜１０９上において電気的に絶縁されている。層間絶縁膜１０９に形成されたコンタクトホールを通じてソース電極１１０はｐ型ベース領域１０５およびｎ+型ソース領域１０６と電気的に接触させられている。ソース電極１１０の外周には、ソース電極１１０を囲むようにゲート金属配線１１４が設けられている。ゲート金属配線１１４は、ゲート配線１１５の上部の層間絶縁膜１０９に設けられた開口部１１６に埋め込まれ、ゲート配線１１５を介してゲート電極１０８と電気的に接続されている。
そして、ｎ+型半導体基板１０１の裏面側には、ｎ+型半導体基板１０１と電気的に接続されたドレイン電極（不図示）が形成されている。このような構造により、ｎチャネルタイプのエンハンスメント型のトレンチゲート構造のＭＯＳＦＥＴが構成されている。
ＳＪ−ＭＯＳＦＥＴ１５０の、活性領域１３０の周囲を囲むエッジ終端領域１４０には、ｎ型層１０２中に、活性領域１３０同様に並列ｐｎ領域１２０が設けられ、ｎ+型半導体基板１０１の裏面にドレイン電極（不図示）が設けられている。エッジ終端領域１４０は、ドリフト領域の半導体基体おもて面側の電界を緩和し耐圧を保持する耐圧保持領域１４４と、耐圧保持領域１４４と活性領域１３０との間の境界領域１４３とからなる。また、耐圧保持領域１４４において、ゲート配線１１５下の一部から耐圧保持領域１４４の外側にわたって、例えばＬＯＣＯＳ膜などの厚い絶縁膜１１７を設けてもよい。ｐ型カラム領域１０４の長さ方向において、境界領域１４３から耐圧保持領域１４４にわたって、ｐ型ベース領域１０５より深い（長い）ｐ型領域１２５が設けられる。
例えば、超接合半導体装置として、第２の半導体領域を間に挟む底部が第１の半導体層の主面に接する第１の半導体領域と、隣り合う第１の半導体領域の間に設けられ、底部が第２の半導体領域とｐｎ接合する第３の半導体領域を備えている半導体装置が公知である（例えば、下記特許文献１参照）。
特開２００８−２１０８９９号公報
並列ｐｎ領域１２０において、ｎ型カラム領域１０３の不純物量がｐ型カラム領域１０４の不純物量とほぼ等しいとき（チャージバランスが”１”の状態）、ＳＪ−ＭＯＳＦＥＴ１５０の耐圧が最大値となる。このため、従来のＳＪ−ＭＯＳＦＥＴ１５０では、ｎ型カラム領域１０３の不純物量がｐ型カラム領域１０４の不純物量とほぼ等しくなるように製造（作製）していた。
図２４は、従来のＳＪ−ＭＯＳＦＥＴの構造を示す図２３のＢ−Ｂ’部分の断面図である。図２５は、従来のＳＪ−ＭＯＳＦＥＴの構造を示す図２３のＣ−Ｃ’部分の断面図である。従来のＳＪ−ＭＯＳＦＥＴ１５０では、ｎ型カラム領域１０３とｐ型カラム領域１０４はトレンチ１１８の奥行き方向に同じ長さで設けられていた。例えば、従来のＳＪ−ＭＯＳＦＥＴでは、チャージバランスを”１”の状態にする必要からｎ型カラム領域１０３とｐ型カラム領域１０４は、同等の不純物濃度で長さも同等になっていた。
しかしながら、チャージバランスが”１”の状態では、アバランシェ耐量は急激に低下してしまう。この際、チャネルに近い領域でアバランシェが発生すると、寄生バイポーラトランジスタにドリフト抵抗を介さずにアバランシェ電流が流れ込み、アバランシェ耐量の低下が顕著になる。このため、従来の半導体装置では、チャージバランスが”１”の状態を避けて設計しており、オン抵抗などの特性を低下させた設計となっていた。
この発明は、上述した従来技術による問題点を解消するため、チャージバランスが”１”の状態でもアバランシェ耐量が低下することを抑制できる超接合半導体装置および超接合半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる超接合半導体装置は、次の特徴を有する。電流が流れる活性領域と、前記活性領域の外側に配置され、前記活性領域の周囲を囲む耐圧構造が形成された終端構造部と、を有する超接合半導体装置である。第１導電型の半導体基板のおもて面に、前記半導体基板より低不純物濃度の第１導電型の第１半導体層が設けられる。前記第１半導体層の表面上に、第１導電型の第１カラムと第２導電型の第２カラムとが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ構造が設けられる。前記活性領域の前記並列ｐｎ構造の表面上に、第２導電型の第１半導体領域が設けられる。前記活性領域の前記第１半導体領域の表面層に選択的に第１導電型の第２半導体領域が設けられる。前記第１半導体領域に接触するゲート絶縁膜が設けられる。前記ゲート絶縁膜の前記第１半導体領域と接触する面と反対側の表面上にゲート電極が設けられる。前記活性領域の前記第２カラムは、第１領域と第２領域とからなり、前記第１領域では、前記第２カラムの底面と前記半導体基板のおもて面との距離が、前記第２領域での前記第２カラムの底面と前記半導体基板のおもて面との距離より長い。
また、この発明にかかる超接合半導体装置は、上述した発明において、前記第１半導体領域および前記第２半導体領域を貫通し、前記第１カラムに達するトレンチを備え、前記ゲート電極は、前記トレンチの内部に前記ゲート絶縁膜を介して設けられることを特徴とする。
また、この発明にかかる超接合半導体装置は、上述した発明において、前記第１領域は、隣り合う前記第１領域との間隔が等間隔に設けられていることを特徴とする。
また、この発明にかかる超接合半導体装置は、上述した発明において、前記第１半導体層と、前記並列ｐｎ構造と、前記第１半導体領域と、前記第２半導体領域と、前記ゲート絶縁膜と、前記ゲート電極とを有する電流検出領域を備え、前記電流検出領域の前記第２カラムは、第３領域と第４領域とからなり、前記第３領域では、前記第２カラムの底面と前記半導体基板のおもて面との距離が、前記第４領域での前記第２カラムの底面と前記半導体基板のおもて面との距離より長いことを特徴とする。
また、この発明にかかる超接合半導体装置は、上述した発明において、前記活性領域の前記第２カラムの体積は、前記活性領域の前記第１カラムの体積の９０％以上であることを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる超接合半導体装置の製造方法は、電流が流れる活性領域と、前記活性領域の外側に配置され、前記活性領域の周囲を囲む耐圧構造が形成された終端構造部と、を有する超接合半導体装置の製造方法である。まず、第１導電型の半導体基板のおもて面に、前記半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の表面上に、第１導電型の第１カラムと第２導電型の第２カラムとが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ構造を形成する第２工程を行う。次に、前記活性領域の前記並列ｐｎ構造の表面上に、第２導電型の第１半導体領域を形成する第３工程を行う。次に、前記活性領域の前記第１半導体領域の表面層に選択的に第１導電型の第２半導体領域を形成する第４工程を行う。次に、前記第１半導体領域に接触するゲート絶縁膜を形成する第５工程を行う。次に、前記ゲート絶縁膜の前記第１半導体領域と接触する面と反対側の表面上にゲート電極を形成する第６工程を行う。前記活性領域の前記第２カラムは、第１領域と第２領域とからなり、前記第２工程では、前記第１領域での前記第２カラムの底面と前記半導体基板のおもて面との距離を、前記第２領域での前記第２カラムの底面と前記半導体基板のおもて面との距離より長く形成する。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる超接合半導体装置の製造方法は、電流が流れる活性領域と、前記活性領域の外側に配置され、前記活性領域の周囲を囲む耐圧構造が形成された終端構造部と、を有する超接合半導体装置の製造方法である。まず、第１導電型の半導体基板のおもて面に、前記半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の表面上に、第１導電型の第１カラムと第２導電型の第２カラムとが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ構造を形成する第２工程を行う。次に、前記活性領域の前記並列ｐｎ構造の上面から前記半導体基板向かって選択的に前記第１カラムに達するトレンチを形成する第３工程を行う。次に、前記トレンチの形状に沿ってゲート絶縁膜を形成する第４工程を行う。次に、前記ゲート絶縁膜の表面上にゲート電極を形成する第５工程を行う。次に、前記活性領域の前記並列ｐｎ構造の表面上に、第２導電型の第１半導体領域を形成する第６工程を行う。次に、前記活性領域の前記第１半導体領域の、前記半導体基板側に対して反対側の表面層に前記トレンチに接するように選択的に第１導電型の第２半導体領域を形成する第７工程を行う。前記活性領域の前記第２カラムは、第１領域と第２領域とからなり、前記第２工程では、前記第１領域での前記第２カラムの底面と前記半導体基板のおもて面との距離を、前記第２領域での前記第２カラムの底面と前記半導体基板のおもて面との距離より長く形成する。
上述した発明によれば、活性領域の並列ｐｎ領域において、ｐ型カラム領域の上面から、ｐ型カラム領域の底面までの長さが所定の長さの長ｐ型カラム領域と、ｐ型カラム領域の上面から、ｐ型カラム領域の底面までの長さが長ｐ型カラム領域より短い短ｐ型カラム領域が選択的に設けられている。これにより、並列ｐｎ領域の短ｐ型カラム領域が設けられた領域では、チャージバランスがｎ型の不純物が多い状態となり、アバランシェ発生の位置を短ｐ型カラム領域の底部に誘導できる。このため、アバランシェ発生の位置がチャネル領域から離れ、チャネル領域に電流が集中することが無くなるため、アバランシェ耐量の急激な低下を抑制可能となる。
本発明にかかる超接合半導体装置および超接合半導体装置の製造方法によれば、チャージバランスが”１”の状態でもアバランシェ耐量が低下することを抑制できるという効果を奏する。
実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図１のａ−ａ’部分の平面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図１のｂ−ｂ’部分の平面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図１のＡ−Ａ’部分の断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図１のＢ−Ｂ’部分の断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図１のＣ−Ｃ’部分の断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴおよび従来のＳＪ−ＭＯＳＦＥＴにおけるチャージバランスに対する耐圧とオン抵抗を示すグラフである。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴおよび従来のＳＪ−ＭＯＳＦＥＴにおけるチャージバランスに対する耐圧と耐量を示すグラフである。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴを示す上面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴを示す図７ＡのＤ部拡大図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図７ＡのＡ−Ａ’部分の断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図７ＡのＡ−Ａ’部分の断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す上面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す上面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す上面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す上面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの製造途中の状態を示す断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの製造途中の状態を示す断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの製造途中の状態を示す断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの製造途中の状態を示す断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの製造途中の状態を示す断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの製造途中の状態を示す断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの製造途中の状態を示す断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの製造途中の状態を示す断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの製造途中の状態を示す断面図である。 実施の形態にかかるＳＪ−ＭＯＳＦＥＴの製造途中の状態を示す断面図である。 従来のＳＪ−ＭＯＳＦＥＴの構造を示す断面図である。 従来のＳＪ−ＭＯＳＦＥＴの構造を示す図２３のＢ−Ｂ’部分の断面図である。 従来のＳＪ−ＭＯＳＦＥＴの構造を示す図２３のＣ−Ｃ’部分の断面図である。
以下に添付図面を参照して、この発明にかかる超接合半導体装置および超接合半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同じとは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
本発明にかかる超接合半導体装置について、ＳＪ−ＭＯＳＦＥＴを例に説明する。図１は、実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す断面図である。
図１に示すＳＪ−ＭＯＳＦＥＴ５０は、シリコン（Ｓｉ）からなる半導体基体（シリコン基体：半導体チップ）のおもて面（後述するｐ型ベース領域５側の面）側にＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートを備えたＳＪ−ＭＯＳＦＥＴ５０である。このＳＪ−ＭＯＳＦＥＴ５０は、活性領域３０と、活性領域３０の周囲を囲むエッジ終端領域４０とを備える。活性領域３０は、オン状態のときに電流が流れる領域である。エッジ終端領域４０は、ドリフト領域の半導体基体おもて面側の電界を緩和し耐圧を保持する耐圧保持領域４４と、耐圧保持領域４４と活性領域３０との間の境界領域４３とからなる。なお、活性領域３０と境界領域４３との境界は、片側のみに後述するｎ+型ソース領域６が設けられたトレンチ１８の中心である。また、境界領域４３と耐圧保持領域４４の境界はｐ型ベース領域５の端部である。図１の活性領域３０には、４つの単位セル（素子の機能単位）のみを示し、これらに隣接する他の単位セルを図示省略する。
ｎ+型半導体基板（第１導電型の半導体基板）１は、例えばヒ素（ＡＳ）またはリン（Ｐ）がドーピングされたシリコン単結晶基板である。ｎ+型半導体基板１上には、ｎ型バッファ層（第１導電型の第１半導体層）２’がｎ+型半導体基板１よりも低い不純物濃度で配置されている。ｎ型バッファ層２’は、例えばリンがドーピングされている低濃度ｎ型層である。ｎ型バッファ層２’上には、ｎ型層２が設けられている。ｎ型層２は、ｎ型バッファ層２’よりも低い不純物濃度を有し、例えばリンがドーピングされている低濃度ｎ型層である。以下、ｎ+型半導体基板１、ｎ型バッファ層２’およびｎ型層２を併せて半導体基体とする。半導体基体のおもて面側には、ＭＯＳゲート構造（素子構造）が形成されている。また、半導体基体の裏面には、ドレイン電極（不図示）が設けられている。
ＳＪ−ＭＯＳＦＥＴ５０の活性領域３０およびエッジ終端領域４０には、並列ｐｎ領域２０が設けられている。並列ｐｎ領域２０は、ｎ型カラム領域３とｐ型カラム領域４とが交互に繰り返し配置されている。ｐ型カラム領域４は、ｎ型層２の表面からｎ+型半導体基板層１の表面に達しないように設けられている。後述するように、活性領域３０およびエッジ終端領域４０におけるｎ型カラム領域３とｐ型カラム領域４の平面形状は、ストライプ形状または矩形形状である。ｎ型カラム領域３の不純物濃度は、ｎ型バッファ層２’の不純物濃度より高く、ｎ+型半導体基板１の不純物濃度より低い。
また、ｎ型層２の表面層中にｐ型カラム領域４と接して、ｐ型ベース領域（第２導電型の第２半導体領域）５が設けられ、ｐ型ベース領域５の表面層中には、ｎ+型ソース領域（第１導電型の第１半導体領域）６が選択的に設けられている。
半導体基体の第１主面側（ｐ型ベース領域５側）には、トレンチ構造が形成されている。具体的には、トレンチ１８は、ｐ型ベース領域５のｎ+型半導体基板１側に対して反対側（半導体基体の第１主面側）の表面からｐ型ベース領域５およびｎ+型ソース領域６を貫通してｎ型カラム領域３に達する。トレンチ１８の内壁に沿って、トレンチ１８の底部および側壁にゲート絶縁膜７が形成されており、トレンチ１８内のゲート絶縁膜７の内側にゲート電極８が設けられている。ゲート絶縁膜７によりゲート電極８が、ｎ型カラム領域３およびｐ型ベース領域５と絶縁されている。ゲート電極８の一部は、トレンチ１８の上方（後述するソース電極１０が設けられている側）からソース電極１０側に突出するゲート配線１５を設けてもよい。ゲート配線１５の下部には、ゲート絶縁膜７が設けられている。ゲート配線１５の上部には、層間絶縁膜９が設けられている。
層間絶縁膜９は、半導体基体の第１主面側の全面に、トレンチ１８に埋め込まれたゲート電極８を覆うように設けられている。ソース電極１０は、層間絶縁膜９に形成されたコンタクトホールを介して、ｎ+型ソース領域６およびｐ型ベース領域５に接する。ソース電極１０は、層間絶縁膜９によって、ゲート電極８と電気的に絶縁されている。ソース電極１０の外側には、ソース電極１０を囲むようにゲート金属配線１４が設けられている。ゲート金属配線１４は、ゲート配線１５の上部の層間絶縁膜９に設けられた開口部１６に埋め込まれる。これにより、ゲート金属配線１４はゲート配線１５を介してゲート電極８と電気的に接続されている。ソース電極１０と層間絶縁膜９との間に、例えばソース電極１０からゲート電極８側への金属原子の拡散を防止するバリアメタル（不図示）が設けられていてもよい。ソース電極１０上には、選択的に例えばポリイミドからなるパッシベーション膜などの保護膜（不図示）が設けられている。ソース電極１０上に設けられたパッシベーション膜などの保護膜に設けられた開口部において、ソース電極１０が露出している領域がソースパッド領域１１となる。
従来のＳＪ−ＭＯＳＦＥＴ１５０では、チャージバランスを”１”の状態にする必要からｎ型カラム領域１０３とｐ型カラム領域１０４は、同等の不純物濃度で長さも同等になっていた。これに対して、実施の形態のＳＪ−ＭＯＳＦＥＴ５０では、図１に示すように、活性領域３０のｐ型カラム領域４では、短ｐ型カラム領域４１と長ｐ型カラム領域４２とが設けられ、短ｐ型カラム領域４１でのｐ型カラム領域４の長さＬｓは、長ｐ型カラム領域４２でのｐ型カラム領域４の長さＬｌより短くなっている（Ｌｓ＜Ｌｌ）。また、図１に示すように、短ｐ型カラム領域４１ではｐ型カラム領域４はｎ型バッファ層２’に達しないが、長ｐ型カラム領域４２ではｐ型カラム領域４はｎ型バッファ層２’に達している。また、短ｐ型カラム領域４１および長ｐ型カラム領域４２で、ｐ型カラム領域４はｎ+型半導体基板１に達していない。ｐ型カラム領域４は、不純物濃度がｎ+型半導体基板１とｎ型カラム領域３との間のｎ型バッファ層２’に接することで、耐圧の低下やオン抵抗の増加を抑えることができる。
例えば、長ｐ型カラム領域４２でのｐ型カラム領域４の長さＬｌは６μｍ程度であり、短ｐ型カラム領域４１でのｐ型カラム領域４の長さＬｓは、長さＬｌより１．２〜１．８μｍ程度短い。ここで、長さとは、ｐ型カラム領域４の上面、つまりｐ型カラム領域４とｐ型ベース領域５との界面から、ｐ型カラム領域４の底面に向かう方向の深さ（長さ）を示す。つまりｐ型カラム領域４とｎ型領域（ｎ型バッファ層２’またはｎ型層２）との界面までの長さである。
また、短ｐ型カラム領域４１が存在することで活性領域３０では、ｐ型カラム領域４の体積は、ｎ型カラム領域３の体積より小さくなっている。並列ｐｎ領域２０でのチャージバランスの観点から、活性領域３０でのｐ型カラム領域４の体積は、活性領域でのｎ型カラム領域３の体積の９０％以上であることが好ましい。
また、短ｐ型カラム領域４１では、ｐ型カラム領域４の底部の一部を形成しない構造となっている。つまり、短ｐ型カラム領域４１では、ｐ型カラム領域４の底面とｎ+型半導体基板１のおもて面との距離が、長ｐ型カラム領域４２でのｐ型カラム領域の底面とｎ+型半導体基板１のおもて面との距離より長くなっている。耐圧保持領域４４と、耐圧保持領域４４と活性領域３０との間の境界領域４３を有するエッジ終端領域４０におけるｐ型カラム領域４の長さは、ｎ型バッファ層２’に達し、ｎ+型半導体基板１に達していない。よって、活性領域３０に設けられる長ｐ型カラム４２と同じ長さのｐ型カラム領域４が設けられる。
また、耐圧保持領域４４において、ゲート配線１５下の一部から耐圧保持領域４４の外側にわたって、例えばＬＯＣＯＳ膜などの厚い絶縁膜１７を設けてもよい。ｐ型カラム領域４の長さ方向において、境界領域４３から耐圧保持領域４４にわたって、ｐ型ベース領域５より深い（長い）ｐ型領域２５が設けられる。また、ｐ型領域２５は、ｐ型ベース領域より、不純物濃度が低い。
ｐ型カラム領域４およびｎ型カラム領域３の不純物濃度は耐圧クラスによって異なる。例えば、高耐圧クラス（耐圧クラス６００Ｖ程度の半導体装置）では、１．０×１０15／ｃｍ3以上５．０×１０16／ｃｍ3以下が好ましく、低耐圧クラス（耐圧クラス１００Ｖ程度の半導体装置）では、１．０×１０16／ｃｍ3以上１．０×１０17／ｃｍ3以下が好ましい。
図２は、実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図１のａ−ａ’部分の平面図である。図３は、実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図１のｂ−ｂ’部分の平面図である。図２は、短ｐ型カラム領域４１でのｐ型カラム領域４の底面より、トレンチ１８側の平面図であり、図３は、短ｐ型カラム領域４１でのｐ型カラム領域４の底面より、ｎ+型半導体基板１側の平面図である。
図４Ａは、実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図１のＡ−Ａ’部分の断面図である。図４Ｂは、実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図１のＢ−Ｂ’部分の断面図である。また、図４Ｃは、実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図１のＣ−Ｃ’部分の断面図である。
図２および図３に示すように、活性領域３０におけるｎ型カラム領域３およびｐ型カラム領域４は、例えば、トレンチ１８の奥行き方向（ｚ軸方向）と平行なストライプ構造であってもよい。また、短ｐ型カラム領域４１でのｐ型カラム領域４の底面よりトレンチ１８側で、チャージバランスを”１”の状態にするため、ｎ型カラム領域３の幅ｗ１とｐ型カラム領域４の幅ｗ２は、同等程度であることが好ましい。また、ｎ型カラム領域３の幅とは、トレンチ１８が延びる方向と直交する方向（ｘ軸方向）のｎ型カラム領域３の長さのことである。ｐ型カラム領域４の幅ｗ２も同様である。なお、ｎ型カラム領域３の幅ｗ１とｐ型カラム領域４の幅ｗ２は、ＳＪ−ＭＯＳＦＥＴの耐圧クラスにより異なる。
短ｐ型カラム領域４１でのｐ型カラム領域４の底面よりｎ+型半導体基板１側では、図３、図４Ａ、および図４Ｂに示すように、短ｐ型カラム領域４１と長ｐ型カラム領域４２とは、トレンチ１８の奥行き方向に交互に設けられる。また、短ｐ型カラム領域４１は、隣り合う短ｐ型カラム領域４１と間隔ｗ４で等間隔に同じ幅ｗ３で設けられていることが好ましい。間隔ｗ４は、長ｐ型カラム領域４２の幅と同義であり、短ｐ型カラム領域４１および長ｐ型カラム領域４２の幅は、トレンチ１８の奥行き方向（Ｚ軸方向）の長さである。また、耐圧の低下を軽減するため、短ｐ型カラム領域４１の幅ｗ３は、ｐ型カラム領域４の間隔Ｐ１以下とすることが好ましい。ｐ型カラム領域４の間隔Ｐ１とは、ｐ型カラム領域４の中心と隣り合うｐ型カラム領域４の中心との距離である。また、ｐ型カラム領域４の間隔Ｐ１は、活性領域３０のｎ型カラム領域３の幅ｗ１と活性領域３０のｐ型カラム領域４の幅ｗ２とを合計したものと同じであり（Ｐ１＝ｗ１＋ｗ２）、活性領域３０のｎ型カラム領域３とｐ型カラム領域４との繰り返しピッチである。
図５は、実施の形態にかかるＳＪ−ＭＯＳＦＥＴおよび従来のＳＪ−ＭＯＳＦＥＴにおけるチャージバランスに対する耐圧とオン抵抗を示すグラフである。図５において、左縦軸はＳＪ−ＭＯＳＦＥＴの耐圧（ＢＶｄｓｓ）を示し、単位はＶである。また、右縦軸はＳＪ−ＭＯＳＦＥＴのオン抵抗（Ｒｏｎ）を示し、単位はΩである。また、横軸はチャージバランス（ｐ／ｎ比）を示し、横軸の１がチャージバランス”１”の状態を示し、１より原点に近い方（図中（ｎリッチ））がｎ型の不純物量がより多い状態を示し、１より原点から遠い方（図中（ｐリッチ））がｐ型の不純物量がより多い状態を示す。また、実線は耐圧を示し、点線はオン抵抗を示す。
図５に示すように、実施の形態にかかるＳＪ−ＭＯＳＦＥＴは、従来のＳＪ−ＭＯＳＦＥＴよりも若干耐圧が低下し、オン抵抗が低減している。これは、短ｐ型カラム領域４１が設けられた部分でｎ型の不純物量が多いチャージバランスとなっているためである。ただし、短ｐ型カラム領域４１は部分的に設けられているだけのため、耐圧は大きく低下していない。例えば、低耐圧クラスでは、耐圧の低下は数Ｖであり、高耐圧クラスでは、耐圧の低下は数十Ｖである。また、エッジ終端領域４０では、従来と同じ構造であるため、実施の形態にかかるＳＪ−ＭＯＳＦＥＴ５０のエッジ終端領域４０の耐圧は、従来のＳＪ−ＭＯＳＦＥＴ１５０のエッジ終端領域１４０の耐圧と同等である。
また、実施の形態にかかるＳＪ−ＭＯＳＦＥＴ５０は、チャージバランスが片寄った状態（ｎ型／ｐ型の不純物量のいずれかがより多くなった状態）でも、従来のＳＪ−ＭＯＳＦＥＴよりも耐圧の低下が少なくなっている。
図６は、実施の形態にかかるＳＪ−ＭＯＳＦＥＴおよび従来のＳＪ−ＭＯＳＦＥＴにおけるチャージバランスに対する耐圧と耐量を示すグラフである。図６において、左縦軸はＳＪ−ＭＯＳＦＥＴの耐圧（ＢＶｄｓｓ）を示し、単位はＶである。また、右縦軸はＳＪ−ＭＯＳＦＥＴのアバランシェ耐量を示し、単位はＡである。また、横軸はチャージバランス（ｐ／ｎ比）を示し、横軸の１がチャージバランス”１”の状態を示し、１より原点に近い方（図中（ｎリッチ））がｎ型の不純物量がより多い状態を示し、１より原点から遠い方（図中（ｐリッチ））がｐ型の不純物量がより多い状態を示す。また、実線は耐圧を示し、点線はアバランシェ耐量を示す。
図６に示すように、実施の形態にかかるＳＪ−ＭＯＳＦＥＴ５０は、従来のＳＪ−ＭＯＳＦＥＴ１５０よりアバランシェ耐量が上昇している。最もアバランシェ耐量が低いところは、チャージバランスが”１”の状態であるが、この状態では従来のＳＪ−ＭＯＳＦＥＴ１５０よりアバランシェ耐量が高くなっている。
実施の形態にかかるＳＪ−ＭＯＳＦＥＴ５０では、短ｐ型カラム領域４１を設け、ｐ型カラム領域４の底部の一部を設けない形状とすることで、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）効果やキャリアの広がり抵抗によりオン抵抗が増加することを抑制できるため、オン抵抗が低下する。ＪＦＥＴ効果とは、ＭＯＳＦＥＴ動作時のソース・ドレイン間電界により、隣接するチャネル形成領域（トレンチ１８がｐ型ベース領域５と接する領域）から空乏層が伸びて電流の通路を狭めることをいう。
また、ｐ型カラム領域４の底部の一部を設けない領域では、チャージバランスがｎ型の不純物が多い状態となっているため、アバランシェ発生の位置を短ｐ型カラム領域４１でのｐ型カラム領域４の底部に誘導できる。このため、アバランシェ発生の位置がチャネル領域から離れ、チャネル領域に電流が集中することが無くなるため、アバランシェ耐量の急激な低下を抑制可能となる。
図７Ａは、実施の形態にかかるＳＪ−ＭＯＳＦＥＴを示す上面図である。図７Ｂは、図７ＡのＤ部の拡大図を示す。半導体装置の信頼性を向上させるために、メイン半導体素子である縦型ＭＯＳＦＥＴと同一の半導体基板に、電流センス部、温度センス部および過電圧保護部等の高機能部を配置して高機能構造とした装置が提案されている。高機能構造とする場合、高機能部を安定して形成するために、活性領域に、メイン半導体素子の単位セルと離して、かつエッジ終端領域に隣接して、高機能部のみを配置した領域が設けられる。
図７Ａは、電流センス領域１２を設けたＳＪ−ＭＯＳＦＥＴを示す。図７Ａでは、活性領域３０が設けられているソースパッド領域１１と離れたゲートパッド領域１３に電流センス領域１２が設けられている。ソースパッド領域１１は、ソース電極１０上に設けられたパッシベーション膜などの保護膜に設けられた開口部であり、ソース電極１０が露出している領域である。図７Ｂに示すようにゲートパッド領域１３は、ゲート金属配線１４と接し、ゲート電極８と電気的に接続されている。電流センス領域１２には、電流検出用の外部端子電極（不図示）が設けられる。電流検出は、電流検出用の外部端子電極と活性領域のソース電極１０との間に外部抵抗を接続し、外部抵抗間の電位差を検出して、電流値を求めることができる。
電流センス領域１２には、図１に示す活性領域３０と同様のＭＯＳ構造が形成され、活性領域３０と同様に、並列ｐｎ領域２０が設けられている。電流センス領域１２の並列ｐｎ領域２０でも、ｐ型カラム領域４に、短ｐ型カラム領域４１と長ｐ型カラム領域４２とが設けられ、短ｐ型カラム領域４１の長さＬｓは、長ｐ型カラム領域４２の長さＬｌより短くなっている。
図８および図９は、実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す図７ＡのＡ−Ａ’部分の断面図である。短ｐ型カラム領域４１は、隣り合う短ｐ型カラム領域４１と間隔ｗ４で等間隔に同じ幅ｗ３で設けられている。間隔ｗ４および短ｐ型カラム領域４１の幅ｗ３は、ＳＪ−ＭＯＳＦＥＴの耐圧クラスにより異なる。例えば、高耐圧クラスでは、間隔ｗ４を大きくすることで、高耐圧を実現できる。具体的には、高耐圧クラスでは、間隔ｗ４を５μｍ以上１５μｍ以下とし、低耐圧クラスでは、間隔ｗ４を０．８μｍ以上４μｍ以下とすることが好ましい。活性領域３０のｐ型カラム底部における短ｐ型カラム領域４１の幅ｗ３および隣り合う短ｐ型カラム領域４１と間隔ｗ４は、ｗ３／（ｗ３＋ｗ４）の値が大きいほど耐圧は低下し、耐量が向上する。
また、図９に示すように、活性領域３０において、特定のカラムを短ｐ型カラム領域４１のみにすることができる。この場合は、例えば、図１のＡ−Ａ’部分の断面では、短ｐ型カラム領域４１のみとなり、Ａ−Ａ’部分と隣り合うＢ−Ｂ’部分では、長ｐ型カラム領域４２のみとすることができる。
図１０〜図１３は、実施の形態にかかるＳＪ−ＭＯＳＦＥＴの構造を示す上面図である。図１０〜図１３では、ｎ型カラム領域３およびｐ型カラム領域４が設けられた部分の上面図である。図１０および図１１に示すように、実施の形態にかかるＳＪ−ＭＯＳＦＥＴでは、活性領域３０およびエッジ終端領域４０の双方で、ｎ型カラム領域３およびｐ型カラム領域４をストライプ形状にすることができる。
この場合、図１０に示すように、活性領域３０でのｎ型カラム領域３の幅ｗ１およびｐ型カラム領域４の幅ｗ２を、エッジ終端領域４０でのｎ型カラム領域３の幅ｗ５およびｐ型カラム領域４の幅ｗ６よりも広くすることができる。これにより、活性領域３０のｐ型カラム領域４の間隔Ｐ１より、エッジ終端領域４０のｐ型カラム領域４の間隔Ｐ２を狭くする。なお、エッジ終端領域４０のｐ型カラム領域４の間隔Ｐ２は、エッジ終端領域４０のｎ型カラム領域３の幅ｗ５とエッジ終端領域４０のｐ型カラム領域４の幅ｗ６とを合計したものと同じであり（Ｐ２＝ｗ５＋ｗ６）、エッジ終端領域４０のｎ型カラム領域３とｐ型カラム領域４との繰り返しピッチである。よって、活性領域３０のｎ型カラム領域３とｐ型カラム領域４の繰り返しピッチＰ１（Ｐ１＝ｗ１＋ｗ２）より、エッジ終端領域４０のｎ型カラム領域３とｐ型カラム領域４の繰り返しピッチＰ２が狭くなる。また、活性領域３０とエッジ終端領域４０の境目のｎ型カラム領域３およびｐ型カラム領域４は、接していなくてもよい。
また、図１１に示すように、活性領域３０でのｐ型カラム領域４の幅ｗ２を、エッジ終端領域４０でのｐ型カラム領域４の幅ｗ６よりも広くしてもよい。エッジ終端領域４０では、ｐ型カラム領域４の間隔Ｐ２（ｎ型カラム領域３の幅ｗ５とｐ型カラム領域４の幅ｗ６の合計）と活性領域３０のｐ型カラム領域４の間隔Ｐ１（ｎ型カラム領域３の幅ｗ１とｐ型カラム領域４の幅ｗ２の合計）は同じである。半導体装置の耐量のため、エッジ終端領域４０の耐圧を活性領域３０の耐圧より高くすることが必要である。このため、エッジ終端領域４０が空乏化しやすいように、エッジ終端領域４０のｐ型カラム領域４およびｎ型カラム領域３の不純物濃度を低くすること、および、ｎ型カラム領域３の幅およびｐ型カラム領域４の幅を狭くすることが好ましい。また、エッジ終端領域４０に、形状による電界を緩和するためのフィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）構造、ガードリンク構造、リサーフ構造等を設けることが好ましい。
また、図１２に示すように、実施の形態にかかるＳＪ−ＭＯＳＦＥＴでは、活性領域３０で、ｎ型カラム領域３およびｐ型カラム領域４をストライプ形状にし、エッジ終端領域４０で、ｐ型カラム領域４を矩形形状、例えば正方形等とすることができる。
この場合、図１２に示すように、活性領域３０でのｐ型カラム領域４の幅ｗ２を、エッジ終端領域４０でのｐ型カラム領域４の矩形の縦横長（幅）ｗ８よりも小さくし、活性領域３０でのｐ型カラム領域４の間隔Ｐ１（ｎ型カラム領域３の幅ｗ１とｐ型カラム領域４の幅ｗ２との合計）をエッジ終端領域４０でのｐ型カラム領域４の間隔Ｐ２より大きい長さにすることができる。矩形形状でのｐ型カラム領域４の間隔Ｐ２とは、ストライプ形状と直交する方向で、ｐ型カラム領域４の幅ｗ８とｐ型カラム領域４に隣り合うｎ型カラム領域３の幅ｗ７を合計した距離である。つまり、活性領域３０のｎ型カラム領域３とｐ型カラム領域４の繰り返しピッチＰ１（ｎ型カラム領域３の幅ｗ１とｐ型カラム領域４の幅ｗ２の合計）は、エッジ終端領域４０のｎ型カラム領域３とｐ型カラム領域４の繰り返しピッチＰ２（ｎ型カラム領域３の幅ｗ７とｐ型カラム領域４の幅ｗ８の合計）より大きい長さとなる。
また、図１３に示すように、実施の形態にかかるＳＪ−ＭＯＳＦＥＴでは、活性領域３０およびエッジ終端領域４０の双方で、ｐ型カラム領域４を矩形形状とすることができる。
この場合、図１３に示すように、活性領域３０でのｐ型カラム領域４の矩形の縦横長（幅）ｗ２を、エッジ終端領域４０でのｐ型カラム領域４の矩形の縦横長（幅）ｗ８よりも大きくし、活性領域３０でのｐ型カラム領域４の間隔Ｐ１をエッジ終端領域４０でのｐ型カラム領域４の間隔Ｐ２より大きい長さにすることができる。つまり、活性領域３０のｎ型カラム領域３とｐ型カラム領域４の繰り返しピッチＰ１（活性領域３０のｎ型カラム領域３の幅ｗ１とｐ型カラム領域４の幅ｗ２の合計）は、エッジ終端領域４０のｎ型カラム領域３とｐ型カラム領域４の繰り返しピッチＰ２（エッジ終端領域４０のｎ型カラム領域３の幅ｗ７とｐ型カラム領域４の幅ｗ８の合計）より大きい長さとなる。
（実施の形態にかかる超接合半導体装置の製造方法）
次に、実施の形態にかかる超接合半導体装置の製造方法について説明する。図１４〜図１９は、実施の形態にかかるＳＪ−ＭＯＳＦＥＴ５０の製造途中の状態を示す断面図である。まず、シリコンからなりｎ+型ドレイン層となるｎ+型半導体基板１を用意する。次に、ｎ+型半導体基板１のおもて面上に、ｎ+型半導体基板１より不純物濃度の低いｎ型バッファ層２’をエピタキシャル成長させる。ここまでの状態が図１４に記載される。
次に、ｎ型バッファ層２’のおもて面側に、ｎ型層２’より高い不純物濃度のｎ型層２ａをエピタキシャル成長させる。このとき、例えば、ｎ型バッファ層２’の不純物濃度が１．０×１０15／ｃｍ3以上１．０×１０17／ｃｍ3以下、ｎ型層２ａの不純物濃度が２．０×１０15／ｃｍ3以上５．０×１０15／ｃｍ3以下となるようにｎ型不純物をドーピングさせてエピタキシャル成長させてもよい。なお、ｎ型層２ａの膜厚は、０．５μｍ以上４０μｍ以下であってよい。例えば、低耐圧クラス（耐圧クラス１００Ｖ程度の半導体装置）で１μｍ以上４μｍ以下であり、高耐圧クラス（耐圧クラス６００Ｖ程度の半導体装置）で６μｍ以上２０μｍ以下である。
次に、ｎ型層２ａの表面上に、フォトリソグラフィ技術によって所定の開口幅を有するイオン注入用マスク２１を例えばフォトレジストで形成する。この際、ｐ型カラム領域４に開口部を有し、短ｐ型カラム領域４１の部分に、不純物イオンが注入されないようにイオン注入用マスク２１ａを形成する。このイオン注入用マスク２１ａをマスクとして、ｐ型不純物、例えばホウ素（Ｂ）のイオン注入２２を行い、ｎ型層２ａの表面層に、ｐ型領域１９を形成する。ここまでの状態が図１５Ａに記載される。次に、イオン注入用マスクを除去する。
次に、ｎ型層２ａの表面上に、フォトリソグラフィ技術によって所定の開口幅を有するイオン注入用マスク２１ｂを例えばフォトレジストで形成する。この際、ｎ型カラム領域３に開口部を有するイオン注入用マスク２１ｂを形成する。このイオン注入用マスク２１ｂをマスクとして、ｎ型不純物、例えばリン（Ｐ）またはヒ素（Ａｓ）などのイオン注入２４を行い、ｎ型層２ａの表面層に、ｎ型領域２３を形成する。ここまでの状態が図１５Ｂに記載される。次に、イオン注入用マスク２１ｂを除去する。
次に、ｎ型層２ａのおもて面側に、ｎ型層２ａと同程度の不純物濃度のｎ型層２ｂをエピタキシャル成長させる。次に、ｎ型層２ｂの表面上に、フォトリソグラフィ技術によって所定の開口幅を有するイオン注入用マスク２１ｃを例えばフォトレジストで形成する。この際、ｐ型カラム領域４に開口部を有するイオン注入用マスク２１ｃを形成する。このイオン注入用マスク２１ｃをマスクとして、ｐ型不純物、例えばホウ素（Ｂ）のイオン注入２２を行い、ｎ型層２ｂの表面層に、ｐ型領域１９を形成する。次に、イオン注入用マスク２１を除去する。
次に、ｎ型層２ｂの表面上に、フォトリソグラフィ技術によって所定の開口幅を有するイオン注入用マスク（不図示）を例えばフォトレジストで形成する。この際、ｎ型カラム領域３に開口部を有するイオン注入用マスクを形成する。このイオン注入用マスクをマスクとして、ｎ型不純物のイオン注入を行い、ｎ型層２ｂの表面層に、ｎ型領域２３を形成する。次に、イオン注入用マスクを除去する。
次に、ｎ型層２ｂのおもて面側に、ｎ型層２ａと同程度の不純物濃度のｎ型層２ｃをエピタキシャル成長させる。次に、ｎ型層２ｃの表面上に、フォトリソグラフィ技術によって所定の開口幅を有するイオン注入用マスク２１を例えばフォトレジストで形成する。この際、ｐ型カラム領域４に開口部を有するイオン注入用マスク２１を形成する。このイオン注入用マスク２１をマスクとして、ｐ型不純物、例えばホウ素（Ｂ）のイオン注入２２を行い、ｎ型層２ｃの表面層に、ｐ型領域１９を形成する。次に、イオン注入用マスク２１を除去する。
次に、ｎ型層２ｃの表面上に、フォトリソグラフィ技術によって所定の開口幅を有するイオン注入用マスク（不図示）を例えばフォトレジストで形成する。この際、ｎ型カラム領域３に開口部を有するイオン注入用マスクを形成する。このイオン注入用マスクをマスクとして、ｎ型不純物のイオン注入を行い、ｎ型層２ｃの表面層に、ｎ型領域２３を形成する。ここまでの状態が図１６に記載される。次に、イオン注入用マスクを除去する。
ここで、図１６の例では、短ｐ型カラム領域４１では、エピタキシャル成長の一段分、つまりｎ型層２ａの一層分、長ｐ型カラム領域４２より長さが短くなっているが、これに限定されるものではなく、耐圧等の目標特性に応じて適宜変更できる。
次に、同様にして、ｎ型層２ｄおよびｎ型層２ｅをエピタキシャル成長させ、ｎ型層２ｄおよびｎ型層２ｅの表面層に、ｐ型領域１９およびｎ型領域２３を形成する。これにより、ｎ型領域２３とｐ型領域１９からなる並列ｐｎ領域が形成される。ここまでの状態が図１７に記載される。
図１７の例では、イオン注入、エピタキシャル成長を５回繰り返した例を示すが、これに限定されるものではなく、イオン注入、エピタキシャル成長の回数は、耐圧等の目標特性に応じて適宜変更できる。さらに、ｎ型層２ｅ上にｎ型層２ｆ（不図示）をエピタキシャル成長させてもよい。なお、最上層のｎ型層２ｆの活性領域３０にはイオン注入は行わない。ここまでの工程により、後述する熱処理によって並列ｐｎ構造となる領域が形成される。最上層のｎ型層２ｆのエッジ終端領域４０には、ｎ型層２ｅに形成したｐ型カラム領域４上にｐ型領域２５を形成するイオン注入を行ってもよい。ｐ型領域２５はリサーフ領域の機能を有してもよく、ｐ型ベース領域よりも深く且つｐ型ベース領域よりも不純物濃度が低い。さらに、最上層のｎ型層２ｆのエッジ終端領域４０には、ｎ型カラム領域３とｐ型カラム領域４を形成するためのｎ型領域２３とｐ型領域１９を形成するイオン注入を行ってもよい。
次に、ｎ型領域２３およびｐ型領域１９を活性化させるための熱処理を行う。この熱処理により、注入された不純物が拡散され、拡散された不純物が縦方向につながることで、ｎ型カラム領域３およびｐ型カラム領域４が形成される。なお、高耐圧クラスでは、イオン注入、エピタキシャル成長を２〜３回繰り返す毎に熱処理を行うことが好ましい。また、低耐圧クラスでは、ｐ型ベース領域５およびｎ+型ソース領域６を活性化させるための熱処理と共通にしてもよい。なお、この実施の形態にかかる超接合半導体装置の製造方法では、ｎ型カラム３およびｐ型カラム４を形成するイオン注入をｎ型層２ａに注入しているが、バッファ層２’にｎ型カラム３およびｐ型カラム４を形成するイオン注入を行ってもよい。また、この実施の形態にかかる超接合半導体装置の製造方法では、ｐ型カラム４を形成するイオン注入を先に行っているが、これに限定されるものではなく、ｎ型カラム３を形成するイオン注入を先に行ってもよい。
次に、活性領域３０側のｎ型層の表面上に、フォトリソグラフィ技術によって所望の開口部を有するマスクを、例えばレジストで形成する。そして、このレジストマスクをマスクとしてイオン注入法によってｐ型の不純物をイオン注入する。それによって、ｎ型層の表面領域に、ｐ型ベース領域５が形成される。次に、ｐ型ベース領域５を形成するためのイオン注入時に用いたマスクを除去する。
次に、ｐ型ベース領域５の表面上に、フォトリソグラフィ技術によって所望の開口部を有するマスクを、例えばレジストで形成する。そして、このレジストマスクをマスクとしてイオン注入法によってｎ型の不純物をイオン注入する。それによって、ｐ型ベース領域５の表面領域の一部に、ｎ+型ソース領域６が形成される。次に、ｎ+型ソース領域６を形成するためのイオン注入時に用いたマスクを除去する。ここまでの状態が図１８に記載される。
次に、ｐ型ベース領域５およびｎ+型ソース領域６を活性化させるための熱処理を行う。また、ｐ型ベース領域５およびｎ+型ソース領域６を形成する順序は種々変更可能である。
次に、ｐ型ベース領域５およびｎ+型ソース領域６の表面上に、フォトリソグラフィによって所定の開口部を有するトレンチ形成用マスクを例えば酸化膜で形成する。次に、ドライエッチングによってｎ+型ソース領域６を貫通し、ｎ型カラム領域３に達するトレンチ１８を形成する。次に、トレンチ形成用マスクを除去する。ここまでの状態が図１９に示されている。なお、トレンチ１８を形成した後に、ｎ+型ソース領域６を形成してもよい。
次に、ｎ+型ソース領域６の表面と、トレンチ１８の底部および側壁と、に沿ってゲート絶縁膜７を形成する。このゲート絶縁膜７は、酸素雰囲気中において１０００℃程度の温度の熱酸化によって形成してもよい。また、このゲート絶縁膜７は高温酸化（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。
次に、ゲート絶縁膜７上に、例えばリン原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層はトレンチ１８内を埋めるように形成してもよい。この多結晶シリコン層をフォトリソグラフィによりパターニングし、トレンチ１８内部に残すことによって、ゲート電極８を形成する。
次に、ゲート絶縁膜７およびゲート電極８を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜９を形成する。次に、層間絶縁膜９およびゲート絶縁膜７をフォトリソグラフィによりパターニングしｎ+型ソース領域６およびｐ型ベース領域５を露出させたコンタクトホールを形成する。その後、熱処理（リフロー）を行って層間絶縁膜９を平坦化する。
次に、スパッタによりソース電極１０を成膜し、フォトリソグラフィおよびエッチングによりソース電極１０をパターニングする。なお、ソース電極１０を成膜する前に、スパッタによりチタン膜（Ｔｉ）、窒化チタン膜（ＴｉＮ）、またはこれらの積層膜（例えば、Ｔｉ／ＴｉＮ等）からなるバリアメタル（不図示）を形成してもよい。その後、バリアメタル上にスパッタによりソース電極１０を成膜し、フォトリソグラフィおよびエッチングによりソース電極１０およびバリアメタル（不図示）をパターニングする。次に、コンタクトホール内にソース電極１０を埋め込み、ｎ+型ソース領域６とソース電極１０とを電気的に接続させる。なお、コンタクトホール内にはバリアメタルを介してタングステンプラグなどを埋め込んでもよい。
次に、ｎ+型半導体基板１の表面（半導体基体の裏面）に、ドレイン電極（不図示）として、例えばニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、アルミニウム（Ａｌ）、アルミニウムを主成分とする合金等の金属膜、またはこれらの積層膜（例えば、Ｔｉ／Ｎｉ／Ａｕ、Ａｌ／Ｔｉ／Ｎｉ／Ａｕ等）を成膜する。そして、熱処理し、ｎ+型半導体基板１とドレイン電極とのオーミック接合を形成する。これにより、図１に示したＳＪ−ＭＯＳＦＥＴ５０が完成する。
図２０〜図２２は、図１８〜図１９に示す製造方法と別の実施の形態にかかるＳＪ−ＭＯＳＦＥＴ５０の製造途中の状態を示す断面図である。
なお、図１４〜図１７までは、同様な製造方法で形成され、ｎ型層２ｅ上にｎ型層２ｆ（不図示）をエピタキシャル成長させる。なお、最上層のｎ型層２ｆの活性領域３０にはイオン注入は行わない。最上層のｎ型層２ｆのエッジ終端領域４０には、ｎ型層２ｅに形成したｐ型カラム領域４上にリサーフ領域をかねたｐ型領域２５を形成するイオン注入を行ってもよい。さらに、最上層のｎ型層２ｆのエッジ終端領域４０には、ｎ型カラム領域３とｐ型カラム領域４を形成するためのｎ型領域２３とｐ型領域１９を形成するイオン注入を行ってもよい。ｎ領域２３およびｐ型領域１９を活性化させるための熱処理を行う。この熱処理により、注入された不純物が拡散され、拡散された不純物が縦方向につながることで、ｎ型カラム領域３およびｐ型カラム領域４が形成される。
次に、最上層のｎ型層２ｆ上にフォトリソグラフィによって所定の開口部を有するトレンチ形成用マスクを例えば酸化膜で形成する。次に、ドライエッチングによってｎ型カラム領域３に達するトレンチ１８を形成する。次に、トレンチ形成用マスクを除去する。
次に、最上層のｎ型層２ｆ表面と、トレンチ１８の底部および側壁と、に沿ってゲート絶縁膜７を形成する。このゲート絶縁膜７は、酸素雰囲気中において１０００℃程度の温度の熱酸化によって形成してもよい。また、このゲート絶縁膜７は高温酸化（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。
次に、ゲート絶縁膜７上に、例えばリン原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層はトレンチ１８内を埋めるように形成してもよい。この多結晶シリコン層をフォトリソグラフィによりパターニングし、トレンチ１８内部に残すことによって、ゲート電極８を形成する。ここまでの状態が図２０に記載される。
次に、最上層のｎ型層２ｆの活性領域３０側の表面上に、フォトリソグラフィ技術によって所望の開口部を有するマスクを、例えばレジストで形成する。そして、このレジストマスクをマスクとしてイオン注入法によってｐ型の不純物をイオン注入する。それによって、ｎ型層の表面領域に、ｐ型ベース領域５が形成される。次に、ｐ型ベース領域５を形成するためのイオン注入時に用いたマスクを除去する。次に、ｐ型ベース領域５を活性化させるための熱処理を行う。ここまでの状態が図２１に記載される。
次に、ｐ型ベース領域５の表面上に、フォトリソグラフィ技術によって所望の開口部を有するマスクを、例えばレジストで形成する。そして、このレジストマスクをマスクとしてイオン注入法によってｎ型の不純物をイオン注入する。それによって、ｐ型ベース領域５の表面領域の一部に、ｎ+型ソース領域６が形成される。次に、ｎ+型ソース領域６を形成するためのイオン注入時に用いたマスクを除去する。次に、ｎ+型ソース領域６を活性化させるための熱処理を行う。ここまでの状態が図２２に記載される。
次に、ゲート絶縁膜７およびゲート電極８を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜９を形成する。次に、層間絶縁膜９およびゲート絶縁膜７をフォトリソグラフィによりパターニングしｎ+型ソース領域６およびｐ型ベース領域５を露出させたコンタクトホールを形成する。その後、熱処理（リフロー）を行って層間絶縁膜９を平坦化する。
次に、スパッタによりソース電極１０を成膜し、フォトリソグラフィおよびエッチングによりソース電極１０をパターニングする。なお、ソース電極１０を成膜する前に、スパッタによりチタン膜（Ｔｉ）、窒化チタン膜（ＴｉＮ）、またはこれらの積層膜（例えば、Ｔｉ／ＴｉＮ等）からなるバリアメタル（不図示）を形成してもよい。その後、バリアメタル上にスパッタによりソース電極１０を成膜し、フォトリソグラフィおよびエッチングによりソース電極１０およびバリアメタル（不図示）をパターニングする。次に、コンタクトホール内にソース電極１０を埋め込み、ｎ+型ソース領域６とソース電極１０とを電気的に接続させる。なお、コンタクトホール内にはバリアメタルを介してタングステンプラグなどを埋め込んでもよい。
次に、ｎ+型半導体基板１の表面（半導体基体の裏面）に、ドレイン電極（不図示）として、例えばニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、アルミニウム（Ａｌ）、アルミニウムを主成分とする合金等の金属膜、またはこれらの積層膜（例えば、Ｔｉ／Ｎｉ／Ａｕ、Ａｌ／Ｔｉ／Ｎｉ／Ａｕ等）を成膜する。そして、熱処理し、ｎ+型半導体基板１とドレイン電極とのオーミック接合を形成する。これにより、図１に示したＳＪ−ＭＯＳＦＥＴ５０が完成する。
以上、説明したように、実施の形態によれば、活性領域の並列ｐｎ領域において、ｐ型カラム領域の上面から、ｐ型カラム領域の底面までの長さが短い短ｐ型カラム領域が選択的に設けられている。これにより、並列ｐｎ領域の短ｐ型カラム領域が設けられた領域では、チャージバランスがｎ型の不純物が多い状態となり、アバランシェ発生の位置を長ｐ型カラム領域以外のｐ型カラム領域の底部に誘導できる。このため、アバランシェ発生の位置がチャネル領域から離れ、チャネル領域に電流が集中することが無くなるため、アバランシェ耐量の急激な低下を抑制可能となる。
以上において本発明では、シリコン基板の第１主面上にＭＯＳゲート構造を構成した場合を例に説明したが、これに限らず、半導体の種類（例えば、炭化珪素（ＳｉＣ）など）、基板主面の面方位などを種々変更可能である。また、本発明の実施の形態では、トレンチ型ＭＯＳＦＥＴを例に説明したが、これに限らず、プレーナ型ＭＯＳＦＥＴ、ＩＧＢＴなどのＭＯＳ型半導体装置など様々な構成の半導体装置に適用可能である。また、本発明では、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる超接合半導体装置および超接合半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
１、１０１ ｎ+型半導体基板
２、１０２ ｎ型層
２’、１０２’ ｎ型バッファ層
２ａ〜２ｅ ｎ型層
３、１０３ ｎ型カラム領域
４、１０４ ｐ型カラム領域
４１ 短ｐ型カラム領域
４２ 長ｐ型カラム領域
５、１０５ ｐ型ベース領域
６、１０６ ｎ+型ソース領域
７、１０７ ゲート絶縁膜
８、１０８ ゲート電極
９、１０９ 層間絶縁膜
１０、１１０ ソース電極
１１ ソースパッド領域
１２ 電流センス領域
１３ ゲートパッド領域
１４、１１４ ゲート金属配線
１５、１１５ ゲート配線
１６、１１６ 開口部
１７、１１７ 厚い絶縁膜
１８、１１８ トレンチ
１９ ｐ型領域
２０、１２０ 並列ｐｎ領域
２１ａ、２１ｂ、２１ｃ イオン注入用マスク
２２ イオン注入
２３ ｎ型領域
２４ イオン注入
２５、１２５ ｐ型領域
３０、１３０ 活性領域
４０、１４０ エッジ終端領域
４３、１４３ 境界領域
４４、１４４ 耐圧保持領域
５０、１５０ ＳＪ−ＭＯＳＦＥＴ

Claims (7)

  1. 電流が流れる活性領域と、前記活性領域の外側に配置され、前記活性領域の周囲を囲む耐圧構造が形成された終端構造部と、を有する超接合半導体装置であって、
    第１導電型の半導体基板と、
    前記半導体基板のおもて面に設けられた、前記半導体基板より低不純物濃度の第１導電型の第１半導体層と、
    前記第１半導体層の表面上に設けられた、第１導電型の第１カラムと第２導電型の第２カラムとが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ構造と、
    前記活性領域の前記並列ｐｎ構造の表面上に設けられた、第２導電型の第１半導体領域と、
    前記活性領域の前記第１半導体領域の表面層に選択的に設けられた第１導電型の第２半導体領域と、
    前記第１半導体領域に接触するゲート絶縁膜と、
    前記ゲート絶縁膜の前記第１半導体領域と接触する面と反対側の表面上に設けられたゲート電極と、
    を備え、前記活性領域の前記第２カラムは、第１領域と第２領域とからなり、前記第１領域では、前記第２カラムの底面と前記半導体基板のおもて面との距離が、前記第２領域での前記第２カラムの底面と前記半導体基板のおもて面との距離より長いことを特徴とする超接合半導体装置。
  2. 前記第１半導体領域および前記第２半導体領域を貫通し、前記第１カラムに達するトレンチを備え、
    前記ゲート電極は、前記トレンチの内部に前記ゲート絶縁膜を介して設けられることを特徴とする請求項１に記載の超接合半導体装置。
  3. 前記第１領域は、隣り合う前記第１領域との間隔が等間隔に設けられていることを特徴とする請求項１または２に記載の超接合半導体装置。
  4. 前記第１半導体層と、前記並列ｐｎ構造と、前記第１半導体領域と、前記第２半導体領域と、前記ゲート絶縁膜と、前記ゲート電極とを有する電流検出領域を備え、
    前記電流検出領域の前記第２カラムは、第３領域と第４領域とからなり、前記第３領域では、前記第２カラムの底面と前記半導体基板のおもて面との距離が、前記第４領域での前記第２カラムの底面と前記半導体基板のおもて面との距離より長いことを特徴とする請求項１〜３のいずれか一つに記載の超接合半導体装置。
  5. 前記活性領域の前記第２カラムの体積は、前記活性領域の前記第１カラムの体積の９０％以上であることを特徴とする請求項１〜４のいずれか一つに記載の超接合半導体装置。
  6. 電流が流れる活性領域と、前記活性領域の外側に配置され、前記活性領域の周囲を囲む耐圧構造が形成された終端構造部と、を有する超接合半導体装置の製造方法であって、
    第１導電型の半導体基板のおもて面に、前記半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程と、
    前記第１半導体層の表面上に、第１導電型の第１カラムと第２導電型の第２カラムとが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ構造を形成する第２工程と、
    前記活性領域の前記並列ｐｎ構造の表面上に、第２導電型の第１半導体領域を形成する第３工程と、
    前記活性領域の前記第１半導体領域の表面層に選択的に第１導電型の第２半導体領域を形成する第４工程と、
    前記第１半導体領域に接触するゲート絶縁膜を形成する第５工程と、
    前記ゲート絶縁膜の前記第１半導体領域と接触する面と反対側の表面上にゲート電極を形成する第６工程と、
    を含み、
    前記活性領域の前記第２カラムは、第１領域と第２領域とからなり、前記第２工程では、前記第１領域での前記第２カラムの底面と前記半導体基板のおもて面との距離を、前記第２領域での前記第２カラムの底面と前記半導体基板のおもて面との距離より長く形成することを特徴とする超接合半導体装置の製造方法。
  7. 電流が流れる活性領域と、前記活性領域の外側に配置され、前記活性領域の周囲を囲む耐圧構造が形成された終端構造部と、を有する超接合半導体装置の製造方法であって、
    第１導電型の半導体基板のおもて面に、前記半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程と、
    前記第１半導体層の表面上に、第１導電型の第１カラムと第２導電型の第２カラムとが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ構造を形成する第２工程と、
    前記活性領域の前記並列ｐｎ構造の上面から前記半導体基板向かって選択的に前記第１カラムに達するトレンチを形成する第３工程と、
    前記トレンチの形状に沿ってゲート絶縁膜を形成する第４工程と、
    前記ゲート絶縁膜の表面上にゲート電極を形成する第５工程と、
    前記活性領域の前記並列ｐｎ構造の表面上に、第２導電型の第１半導体領域を形成する第６工程と、
    前記活性領域の前記第１半導体領域の、前記半導体基板側に対して反対側の表面層に前記トレンチに接するように選択的に第１導電型の第２半導体領域を形成する第７工程と、
    を含み、
    前記活性領域の前記第２カラムは、第１領域と第２領域とからなり、前記第２工程では、前記第１領域での前記第２カラムの底面と前記半導体基板のおもて面との距離を、前記第２領域での前記第２カラムの底面と前記半導体基板のおもて面との距離より長く形成することを特徴とする超接合半導体装置の製造方法。
JP2020048273A 2019-05-15 2020-03-18 超接合半導体装置および超接合半導体装置の製造方法 Active JP7505217B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019092452 2019-05-15
JP2019092452 2019-05-15

Publications (2)

Publication Number Publication Date
JP2020191441A true JP2020191441A (ja) 2020-11-26
JP7505217B2 JP7505217B2 (ja) 2024-06-25

Family

ID=73231343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020048273A Active JP7505217B2 (ja) 2019-05-15 2020-03-18 超接合半導体装置および超接合半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11469318B2 (ja)
JP (1) JP7505217B2 (ja)
CN (1) CN111952352B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023124694A (ja) * 2022-02-25 2023-09-06 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置
JP2023162780A (ja) * 2022-04-27 2023-11-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2024107477A (ja) * 2021-03-11 2024-08-08 株式会社デンソー 電界効果トランジスタ
WO2025158983A1 (ja) * 2024-01-26 2025-07-31 ローム株式会社 半導体装置
WO2025239371A1 (ja) * 2024-05-16 2025-11-20 住友電気工業株式会社 炭化珪素半導体装置
WO2026042466A1 (ja) * 2024-08-21 2026-02-26 ローム株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7345354B2 (ja) * 2019-10-25 2023-09-15 三菱電機株式会社 半導体装置
CN113054011B (zh) * 2021-02-09 2023-06-20 杭州士兰集昕微电子有限公司 功率半导体器件及其制造方法
KR102820902B1 (ko) * 2021-03-03 2025-06-13 주식회사 디비하이텍 플로팅 영역을 포함하는 슈퍼정션 반도체 소자 및 제조방법
EP4160692A1 (en) 2021-09-29 2023-04-05 Infineon Technologies Austria AG Transistor device
EP4160693A1 (en) 2021-09-29 2023-04-05 Infineon Technologies Austria AG Transistor device a method for producing a transistor device
JP2023178687A (ja) * 2022-06-06 2023-12-18 キヤノン株式会社 光電変換装置、光電変換システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202837A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 電力用半導体装置およびその製造方法
JP2006521706A (ja) * 2003-03-25 2006-09-21 インターナショナル レクティファイアー コーポレーション 超接合デバイス及びその製造方法
JP2006351985A (ja) * 2005-06-20 2006-12-28 Toshiba Corp 半導体装置
US20110101446A1 (en) * 2009-10-30 2011-05-05 Alpha And Omega Semiconductor Incorporated Staggered column superjunction
US20140231912A1 (en) * 2013-02-21 2014-08-21 Infineon Technologies Austria Ag Super Junction Semiconductor Device with a Nominal Breakdown Voltage in a Cell Area
JP2016127245A (ja) * 2015-01-08 2016-07-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106453B2 (en) * 2006-01-31 2012-01-31 Denso Corporation Semiconductor device having super junction structure
JP4980663B2 (ja) * 2006-07-03 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置および製造方法
JP2008210899A (ja) 2007-02-23 2008-09-11 Toshiba Corp 半導体装置及びその製造方法
JP4564510B2 (ja) * 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
CN101868856B (zh) * 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US20120273916A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US7939850B2 (en) * 2009-03-12 2011-05-10 Infineon Technologies Austria Ag Semiconductor device and method for producing a semiconductor device
CN103493207B (zh) * 2011-07-14 2016-03-09 富士电机株式会社 高击穿电压半导体器件
CN103000665B (zh) * 2011-09-08 2015-08-19 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
US9041096B2 (en) * 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor
JP6512025B2 (ja) 2015-08-11 2019-05-15 富士電機株式会社 半導体素子及び半導体素子の製造方法
JP6602700B2 (ja) * 2016-03-14 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6207676B2 (ja) 2016-06-16 2017-10-04 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔ
US10580884B2 (en) * 2017-03-08 2020-03-03 D3 Semiconductor LLC Super junction MOS bipolar transistor having drain gaps

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521706A (ja) * 2003-03-25 2006-09-21 インターナショナル レクティファイアー コーポレーション 超接合デバイス及びその製造方法
JP2006202837A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 電力用半導体装置およびその製造方法
JP2006351985A (ja) * 2005-06-20 2006-12-28 Toshiba Corp 半導体装置
US20110101446A1 (en) * 2009-10-30 2011-05-05 Alpha And Omega Semiconductor Incorporated Staggered column superjunction
US20140231912A1 (en) * 2013-02-21 2014-08-21 Infineon Technologies Austria Ag Super Junction Semiconductor Device with a Nominal Breakdown Voltage in a Cell Area
JP2016127245A (ja) * 2015-01-08 2016-07-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024107477A (ja) * 2021-03-11 2024-08-08 株式会社デンソー 電界効果トランジスタ
JP7736123B2 (ja) 2021-03-11 2025-09-09 株式会社デンソー 電界効果トランジスタ
JP2023124694A (ja) * 2022-02-25 2023-09-06 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置
JP2023162780A (ja) * 2022-04-27 2023-11-09 ルネサスエレクトロニクス株式会社 半導体装置
JP7819024B2 (ja) 2022-04-27 2026-02-24 ルネサスエレクトロニクス株式会社 半導体装置
WO2025158983A1 (ja) * 2024-01-26 2025-07-31 ローム株式会社 半導体装置
WO2025239371A1 (ja) * 2024-05-16 2025-11-20 住友電気工業株式会社 炭化珪素半導体装置
WO2026042466A1 (ja) * 2024-08-21 2026-02-26 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20200365719A1 (en) 2020-11-19
CN111952352B (zh) 2025-02-21
US11469318B2 (en) 2022-10-11
JP7505217B2 (ja) 2024-06-25
CN111952352A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
JP7505217B2 (ja) 超接合半導体装置および超接合半導体装置の製造方法
US11031471B2 (en) Semiconductor device
CN102403357B (zh) 半导体装置及其制造方法
JP7293750B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
US11322607B2 (en) Semiconductor device
JP7643621B2 (ja) 半導体装置
US11489047B2 (en) Semiconductor device and method of manufacturing the same
JP7626189B2 (ja) 超接合半導体装置
JP2024019464A (ja) 半導体装置
TWI741185B (zh) 半導體裝置及半導體裝置之製造方法
WO2023112547A1 (ja) 半導体装置
JP2022191131A (ja) 半導体装置
US11430862B2 (en) Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof
JP2022167263A (ja) 半導体装置
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
US20240088221A1 (en) Semiconductor device
JP2024028032A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015164218A (ja) 半導体装置
JP2014060301A (ja) 電力用半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240527