JP2500714B2 - Solenoid abnormality detection circuit - Google Patents
Solenoid abnormality detection circuitInfo
- Publication number
- JP2500714B2 JP2500714B2 JP3317060A JP31706091A JP2500714B2 JP 2500714 B2 JP2500714 B2 JP 2500714B2 JP 3317060 A JP3317060 A JP 3317060A JP 31706091 A JP31706091 A JP 31706091A JP 2500714 B2 JP2500714 B2 JP 2500714B2
- Authority
- JP
- Japan
- Prior art keywords
- solenoid
- potential
- charging
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 title claims description 49
- 238000001514 detection method Methods 0.000 title claims description 30
- 238000007599 discharging Methods 0.000 claims description 38
- 230000000903 blocking effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 36
- 238000010586 diagram Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、パルス幅変調により通
電されるソレノイドの異常を検出するソレノイド異常検
出回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solenoid abnormality detecting circuit for detecting abnormality of a solenoid energized by pulse width modulation.
【0002】[0002]
【従来の技術】図5は従来のソレノイド異常検出回路の
構成例を示す回路図であり、この図において、1はパル
ス幅変調信号を発生するパルス幅変調信号発生回路、2
および3は分圧抵抗、4および5はパルス幅変調信号に
よってオン/オフされるダーリントン接続のトランジス
タ、6は自動演奏ピアノの鍵やペダルを駆動するための
ソレノイド、7はソレノイド6を保護するためのダイオ
ード、8はソレノイド6で発生するノイズを防止するた
めのコンデンサ、9はダイオードである。そして、これ
らの回路要素1〜9は、鍵およびペダルの数、たとえ
ば、約90個設けられており、ダイオード9a〜9cは、
これらの回路要素1〜9が接続点aにパラレルに接続さ
れていることを示している。2. Description of the Related Art FIG. 5 is a circuit diagram showing a configuration example of a conventional solenoid abnormality detecting circuit. In this figure, 1 is a pulse width modulation signal generating circuit for generating a pulse width modulation signal, and 2 is
And 3 are voltage dividing resistors, 4 and 5 are Darlington-connected transistors that are turned on / off by a pulse width modulation signal, 6 is a solenoid for driving keys and pedals of an automatically playing piano, and 7 is for protecting the solenoid 6. Is a diode, 8 is a capacitor for preventing noise generated in the solenoid 6, and 9 is a diode. These circuit elements 1 to 9 are provided with the number of keys and pedals, for example, about 90, and the diodes 9 a to 9 c are
It is shown that these circuit elements 1 to 9 are connected in parallel to the connection point a.
【0003】また、10はダイオード、11〜14は抵
抗、15はダイオード、16はコンデンサであり、これ
らの回路要素のうち、回路要素14〜16は、約数秒の
時定数を有するアナログ積分回路を構成している。17
はコンパレータ、18および19は所定の基準電圧V
refを設定するための抵抗、20はコンデンサ、21は
異常検出信号が出力される出力端子である。なお、抵抗
11の値は、たとえば、抵抗13の値の1/100程
度、抵抗12の値は、たとえば、抵抗13の値の1/2
0程度、抵抗14の値は、たとえば、抵抗13の値の2
倍程度とする。今の場合、電源電圧VDDを120
[V]、電源電圧VCCを5[V]、抵抗11の値を1
[kΩ]、抵抗12の値を4.7[kΩ]、抵抗13の
値を100[kΩ]、抵抗14の値を220[kΩ]、
コンデンサ16の容量を10[μF]、抵抗18の値を
12[kΩ]、抵抗19の値を10[kΩ]とする。Further, 10 is a diode, 11 to 14 are resistors, 15 is a diode, and 16 is a capacitor. Of these circuit elements, the circuit elements 14 to 16 are analog integrator circuits having a time constant of about several seconds. I am configuring. 17
Is a comparator, 18 and 19 are predetermined reference voltages V
A resistor for setting ref , 20 is a capacitor, and 21 is an output terminal for outputting an abnormality detection signal. The value of the resistor 11 is about 1/100 of the value of the resistor 13, and the value of the resistor 12 is 1/2 of the value of the resistor 13, for example.
0, the value of the resistor 14 is, for example, 2 of the value of the resistor 13.
Double the amount. In this case, the power supply voltage V DD is 120
[V], the power supply voltage V CC is 5 [V], and the value of the resistor 11 is 1
[KΩ], the value of the resistor 12 is 4.7 [kΩ], the value of the resistor 13 is 100 [kΩ], the value of the resistor 14 is 220 [kΩ],
The capacitance of the capacitor 16 is 10 [μF], the value of the resistor 18 is 12 [kΩ], and the value of the resistor 19 is 10 [kΩ].
【0004】このような構成において、パルス幅変調信
号発生回路1においてパルス幅変調信号が発生される
と、トランジスタ4および5は、この信号によりオン/
オフされ、ソレノイド6は、パルス幅変調信号が”H”
レベルの間通電される。そして、トランジスタ5がオフ
の期間には、接続点aの電位、すなわち、トランジスタ
5のコレクタ電位がほぼ電源電圧VDD(120[V])
となり、接続点bの電位が電源電圧VCC(5[V])の
抵抗12および13による分圧電圧(約4.78
[V])にほぼ等しいので、ダイオード9および10は
非導通状態となる。これにより、コンデンサ16は、電
源電圧VCC(5[V])、抵抗12、ダイオード15を
介して充電される。この場合の充電時間は、ほぼ抵抗1
2およびコンデンサ16のそれぞれの値によって決定さ
れる時定数による。In such a structure, when the pulse width modulation signal is generated in the pulse width modulation signal generation circuit 1, the transistors 4 and 5 are turned on / off by this signal.
The solenoid 6 is turned off, and the pulse width modulation signal is "H".
Energized during the level. Then, while the transistor 5 is off, the potential at the connection point a, that is, the collector potential of the transistor 5 is substantially the power supply voltage V DD (120 [V]).
Therefore, the potential at the connection point b is the divided voltage (about 4.78) of the resistors 12 and 13 of the power supply voltage V CC (5 [V]).
[V]), the diodes 9 and 10 are non-conductive. As a result, the capacitor 16 is charged via the power supply voltage V CC (5 [V]), the resistor 12, and the diode 15. In this case, the charging time is almost resistance 1
2 and the time constant determined by the respective values of the capacitor 16.
【0005】いっぽう、トランジスタ5がオンの期間に
は、接続点aの電位、すなわち、トランジスタ5のコレ
クタ電位がほぼ0[V]となるが、接続点bの電位は電
源電圧VCC(5[V])の抵抗12および13による分
圧電圧(約4.78[V])にほぼ等しいままであるの
で、ダイオード9および10は導通状態となる。これに
より、接続点bの電位は、電源電圧VCC(5[V])の
抵抗11および12による分圧電圧(約0.87
[V])にほぼ等しくなるので、トランジスタ5がオフ
の期間にコンデンサ16に充電された電荷は、抵抗1
4、抵抗11、ダイオード10および9並びにトランジ
スタ5を介して放電される。この場合の放電時間は、ほ
ぼ抵抗14およびコンデンサ16のそれぞれの値によっ
て決定される時定数による。On the other hand, while the transistor 5 is on, the potential at the connection point a, that is, the collector potential of the transistor 5 is almost 0 [V], but the potential at the connection point b is equal to the power supply voltage V CC (5 [ V]) remains approximately equal to the divided voltage by resistors 12 and 13 (about 4.78 [V]), so that diodes 9 and 10 are conductive. As a result, the potential at the connection point b is divided by the resistors 11 and 12 of the power supply voltage V CC (5 [V]) (about 0.87).
[V]) is almost equal to that of [V], the charge charged in the capacitor 16 while the transistor 5 is off is equal to the resistance 1
4, the resistor 11, the diodes 10 and 9 and the transistor 5 are discharged. The discharge time in this case depends on the time constant determined by the respective values of the resistor 14 and the capacitor 16.
【0006】正常時は、以上説明したコンデンサ16の
充電および放電動作がパルス幅変調信号発生回路1から
出力されるパルス幅変調信号に応じて繰り返されるの
で、コンデンサ16の電位は、常に、あらかじめ設定さ
れた基準電圧Vref(約2.73[V])以上である。
したがって、出力端子21から正常であることを示す”
H”レベルの信号が出力されている。In a normal state, the charging and discharging operations of the capacitor 16 described above are repeated according to the pulse width modulation signal output from the pulse width modulation signal generation circuit 1, so the potential of the capacitor 16 is always set in advance. The reference voltage V ref (about 2.73 [V]) is higher than the reference voltage.
Therefore, it indicates that the output terminal 21 is normal.
An H "level signal is output.
【0007】ところが、トランジスタ5がショート状
態、あるいは、何らかの原因によってトランジスタ5の
オン状態が連続する、すなわち、ソレノイド6が長い時
間通電され続けると、コンデンサ16の放電時間が長く
なるので、コンデンサ16の電位は基準電圧Vref以下
となり、出力端子21から異常であることを示す”L”
レベルの異常検出信号が出力される。これにより、図示
せぬ制御回路は、異常検出信号を入力し、ソレノイド6
の通電を停止し、ソレノイド6の焼損を防止する。However, if the transistor 5 is short-circuited or if the transistor 5 is continuously turned on for some reason, that is, if the solenoid 6 is continuously energized for a long time, the discharge time of the capacitor 16 becomes long, so that the capacitor 16 is discharged. The potential becomes equal to or lower than the reference voltage V ref , and the output terminal 21 indicates "L" indicating an abnormality.
A level abnormality detection signal is output. As a result, the control circuit (not shown) inputs the abnormality detection signal to the solenoid 6
To stop the solenoid 6 from burning.
【0008】[0008]
【発明が解決しようとする課題】ところで、上述した従
来のソレノイド異常検出回路においては、トランジスタ
5のオン状態の連続、あるいは、トランジスタ5のコレ
クタ−エミッタ間電圧VCEが0〜1.5V程度となるシ
ョート状態を検出して異常検出信号を出力している。し
かしながら、トランジスタ5の故障モードのなかには、
コレクタ−エミッタ間が半ショート状態になるものがあ
るが、従来の回路では、この状態を検出できないので、
ソレノイド6が焼損してしまうという問題があった。By the way, in the above-mentioned conventional solenoid abnormality detection circuit, the ON state of the transistor 5 is continuous, or the collector-emitter voltage V CE of the transistor 5 is about 0 to 1.5 V. The short circuit condition is detected and an abnormality detection signal is output. However, among the failure modes of the transistor 5,
There are some cases where the collector-emitter is short-circuited, but the conventional circuit cannot detect this condition.
There is a problem that the solenoid 6 is burned out.
【0009】また、上述した従来のソレノイド異常検出
回路が適用される自動演奏ピアノにおいては、装置全体
の電源は投入されたままであるが、動作休止時にソレノ
イドに印加される電源電圧VDDを遮断する場合がある。
しかしながら、上述した従来のソレノイド異常検出回路
において、電源電圧VDDを遮断すると、回路の動作とし
てはトランジスタ5がオンした状態と同じになるため、
コンデンサ16に充電された電荷は、抵抗14、抵抗1
1、ダイオード10および9並びにトランジスタ5を介
して放電されるので、この場合にも、コンデンサ16の
電位が基準電圧Vref以下となり、出力端子21から異
常であることを示す”L”レベルの異常検出信号が出力
されてしまう。本発明は、このような背景の下になされ
たもので、ソレノイドを駆動するトランジスタの半ショ
ート状態が検出でき、また、電源を遮断しても回路が誤
動作しないソレノイド異常検出回路を提供することを目
的とする。Further, in the automatic playing piano to which the above-mentioned conventional solenoid abnormality detecting circuit is applied, the power source of the entire device is still turned on, but the power source voltage V DD applied to the solenoid is cut off when the operation is stopped. There are cases.
However, in the above-described conventional solenoid abnormality detection circuit, when the power supply voltage V DD is cut off, the circuit operation becomes the same as the state in which the transistor 5 is turned on.
The electric charge charged in the capacitor 16 is the resistance 14 and the resistance 1.
Since it is discharged through the diode 1, the diodes 10 and 9 and the transistor 5, the potential of the capacitor 16 becomes equal to or lower than the reference voltage V ref in this case as well, and the output terminal 21 indicates an abnormality of "L" level. The detection signal is output. The present invention has been made under such a background, and provides a solenoid abnormality detection circuit which can detect a half-short state of a transistor that drives a solenoid and which does not malfunction even when the power is cut off. To aim.
【0010】請求項1記載の発明によるソレノイド異常
検出回路は、パルス幅変調信号に応じて通電/通電遮断
されるソレノイドの通電/通電遮断に応じて充放電され
る第1の充放電手段と、該第1の充放電手段の電位を所
定の電位と比較して前記ソレノイドの通電異常を検出す
る検出手段と、前記ソレノイドに所定の電圧以上印加さ
れている場合にのみ、前記第1の充放電手段を充電また
は放電する第2の充放電手段とを具備することを特徴と
している。The solenoid abnormality detection circuit according to the first aspect of the present invention comprises a first charging / discharging means for charging / discharging according to energization / disconnection of the solenoid, which is energized / disconnected according to the pulse width modulation signal. The first charging / discharging means is provided only when the electric potential of the first charging / discharging means is compared with a predetermined electric potential to detect an abnormality in the energization of the solenoid, and only when a predetermined voltage or more is applied to the solenoid. And a second charging / discharging means for charging or discharging the means.
【0011】請求項2記載の発明によるソレノイド異常
検出回路は、パルス幅変調信号に応じて通電/通電遮断
されるソレノイドの通電/通電遮断に応じて充放電され
る第1の充放電手段と、該第1の充放電手段の電位を所
定の電位と比較して前記ソレノイドの通電異常を検出す
る検出手段と、前記ソレノイドに所定の電圧以上印加さ
れている場合に、前記第1の充放電手段を充電または放
電する第2の充放電手段と、前記ソレノイドに印加され
る電源が遮断された場合に、前記第1の充放電手段への
充電または放電を阻止する阻止手段とを具備することを
特徴としている。According to a second aspect of the present invention, there is provided a solenoid abnormality detecting circuit, comprising: first charging / discharging means for charging / discharging according to energization / disconnection of a solenoid, which is energized / disconnected according to a pulse width modulation signal. Detection means for comparing the electric potential of the first charging / discharging means with a predetermined electric potential to detect an abnormality in the energization of the solenoid; and the first charging / discharging means when a predetermined voltage or more is applied to the solenoid. A second charging / discharging means for charging / discharging, and a blocking means for blocking charging / discharging to / from the first charging / discharging means when the power applied to the solenoid is cut off. It has a feature.
【0012】[0012]
【作用】請求項1記載の発明によるソレノイド異常検出
回路においては、パルス幅変調信号に応じてソレノイド
が通電/通電遮断されると、第1の充放電手段は、この
ソレノイドの通電/通電遮断に応じて充放電される。こ
れにより、検出手段は、第1の充放電手段の電位を所定
の電位と比較してソレノイドの通電異常を検出する。そ
して、第2の充放電手段がソレノイドに所定の電圧以上
印加されている場合には、第1の充放電手段を充電また
は放電するので、これに応じて、検出手段は、第1の充
放電手段の電位を所定の電位と比較してソレノイドの通
電異常を検出する。In the solenoid abnormality detection circuit according to the first aspect of the present invention, when the solenoid is energized / de-energized in response to the pulse width modulation signal, the first charging / discharging means turns on / off the solenoid. It is charged and discharged accordingly. As a result, the detecting means detects the energization abnormality of the solenoid by comparing the electric potential of the first charging / discharging means with the predetermined electric potential. Then, when the second charging / discharging means is applied to the solenoid at a predetermined voltage or higher, the first charging / discharging means is charged or discharged, and accordingly, the detecting means causes the first charging / discharging means to discharge. An abnormality in energization of the solenoid is detected by comparing the potential of the means with a predetermined potential.
【0013】また、請求項2記載の発明によるソレノイ
ド異常検出回路においては、請求項1記載の発明による
ソレノイド異常検出回路と同様の動作が行われるのに加
えて、ソレノイドに印加される電源が遮断された場合に
は、阻止手段が第1の充放電手段への充電または放電を
阻止するので、検出手段は、この場合には、ソレノイド
の通電異常として検出しない。Further, in the solenoid abnormality detecting circuit according to the second aspect of the present invention, in addition to performing the same operation as the solenoid abnormality detecting circuit according to the first aspect of the invention, the power applied to the solenoid is cut off. In this case, the blocking means blocks charging or discharging of the first charging / discharging means, so that in this case, the detecting means does not detect an abnormality in the energization of the solenoid.
【0014】[0014]
【実施例】以下、図面を参照して、本発明の一実施例に
ついて説明する。図1は本発明の第1の実施例によるソ
レノイド異常検出回路の構成を示す回路図であり、この
図において、図5の各部に対応する部分には同一の符号
を付け、その説明を省略する。この図に示すソレノイド
異常検出回路においては、ソレノイド6の電源電圧VDD
が印加されている端子とダイオード9のカソードとの間
に、抵抗22および23が新たに介挿されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing the configuration of a solenoid abnormality detection circuit according to a first embodiment of the present invention. In this figure, parts corresponding to those in FIG. 5 are assigned the same reference numerals and explanations thereof are omitted. . In the solenoid abnormality detection circuit shown in this figure, the power source voltage V DD of the solenoid 6 is
Resistances 22 and 23 are newly inserted between the terminal to which is applied and the cathode of the diode 9.
【0015】また、ダイオード9のカソードと端子bと
の間には、ダイオード10および抵抗11に代えて、ツ
ェナーダイオード24およびダイオード25が介挿され
るとともに、ツェナーダイオード24のカソードとダイ
オード25のアノードとの接続点と接地との間に、抵抗
26が介挿されている。抵抗26の値は、たとえば、抵
抗22の値と抵抗23の値との和の1/10程度とす
る。なお、ツェナーダイオード24の臨界電圧VZは、
トランジスタ5のコレクタ−エミッタ間電圧VCEに応じ
て変更可能であり、抵抗22、23および26の値も同
様に変更可能である。今、電源電圧VDD=120[V]
とし、トランジスタ5の半ショート状態の場合のコレク
タ−エミッタ間電圧VCEが約60[V]であるとした
時、ツェナーダイオード24には、臨界電圧VZが75
[V]であるものを使用する。また、抵抗22、23お
よび26の値は、それぞれ12[kΩ]、10[kΩ]
および2.2[kΩ]とする。Further, a Zener diode 24 and a diode 25 are inserted between the cathode of the diode 9 and the terminal b, instead of the diode 10 and the resistor 11, and the cathode of the Zener diode 24 and the anode of the diode 25 are connected. A resistor 26 is inserted between the connection point of the above and the ground. The value of the resistor 26 is, for example, about 1/10 of the sum of the value of the resistor 22 and the value of the resistor 23. The critical voltage V Z of the Zener diode 24 is
It can be changed according to the collector-emitter voltage V CE of the transistor 5, and the values of the resistors 22, 23 and 26 can also be changed. Now, the power supply voltage V DD = 120 [V]
When the collector-emitter voltage V CE when the transistor 5 is in the short-circuited state is about 60 [V], the zener diode 24 has a critical voltage V Z of 75.
Use [V]. The values of the resistors 22, 23 and 26 are 12 [kΩ] and 10 [kΩ], respectively.
And 2.2 [kΩ].
【0016】このような構成において、パルス幅変調信
号発生回路1においてパルス幅変調信号が発生される
と、トランジスタ4および5は、この信号によりオン/
オフされ、ソレノイド6は、パルス幅変調信号が”H”
レベルの間通電される。そして、トランジスタ5がオフ
の期間には、接続点aの電位、すなわち、トランジスタ
5のコレクタ電位がほぼ電源電圧VDD[V](120
[V])となり、接続点cの電位が、ツェナーダイオー
ド24の臨界電圧VZと、電源電圧VDD[V](120
[V])からツェナーダイオード24の臨界電圧VZを
差し引いた電圧の抵抗22および23と抵抗26とによ
る分圧電圧(約4.09[V])との和(約79.1
[V])であるので、ダイオード9は非導通状態であ
る。In such a structure, when the pulse width modulation signal is generated in the pulse width modulation signal generation circuit 1, the transistors 4 and 5 are turned on / off by this signal.
The solenoid 6 is turned off, and the pulse width modulation signal is "H".
Energized during the level. Then, while the transistor 5 is off, the potential of the connection point a, that is, the collector potential of the transistor 5 is substantially the power supply voltage V DD [V] (120
[V]), and the potential at the connection point c becomes the critical voltage V Z of the Zener diode 24 and the power supply voltage V DD [V] (120
[V]) minus the critical voltage V Z of the Zener diode 24 and the sum of the divided voltage (about 4.09 [V]) by the resistors 22 and 23 and the resistor 26 (about 79.1).
[V]), the diode 9 is non-conductive.
【0017】また、接続点dの電位が電源電圧V
DD[V](120[V])からツェナーダイオード24
の臨界電圧VZを差し引いた電圧の抵抗22および23
と抵抗26とによる分圧電圧(約4.09[V])であ
り、接続点bの電位が電源電圧VCC[V](5
[V])の抵抗12と13とによる分圧電圧(約4.7
8[V])にほぼ等しいので、ダイオード25は非導通
状態である。これにより、コンデンサ16は、電源電圧
VCC[V]、抵抗12、ダイオード15を介して充電
される。この場合の充電時間は、ほぼ抵抗12およびコ
ンデンサ16のそれぞれの値によって決定される時定数
による。Further, the potential at the connection point d is the power supply voltage V
Zener diode 24 from DD [V] (120 [V])
Of the resistors 22 and 23 of which the critical voltage V Z of
And a voltage divided by the resistor 26 (about 4.09 [V]), and the potential at the connection point b is the power supply voltage V CC [V] (5
[V]) divided voltage by resistors 12 and 13 (about 4.7)
8 [V]), the diode 25 is non-conductive. As a result, the capacitor 16 is charged via the power supply voltage V CC [V], the resistor 12, and the diode 15. The charging time in this case depends on the time constant determined by the respective values of the resistor 12 and the capacitor 16.
【0018】いっぽう、トランジスタ5がオンの期間に
は、接続点aの電位、すなわち、トランジスタ5のコレ
クタ電位がほぼ0[V]となるが、接続点cの電位が、
ツェナーダイオード24の臨界電圧VZと、電源電圧V
DD[V](120[V])からツェナーダイオード24
の臨界電圧VZを差し引いた電圧の抵抗22および23
と抵抗26とによる分圧電圧(約4.09[V])との
和(約79.1[V])のままであるので、ダイオード
9は導通状態となる。On the other hand, while the transistor 5 is on, the potential at the connection point a, that is, the collector potential of the transistor 5 is almost 0 [V], but the potential at the connection point c is
The critical voltage V Z of the Zener diode 24 and the power supply voltage V
Zener diode 24 from DD [V] (120 [V])
Of the resistors 22 and 23 of which the critical voltage V Z of
Since it remains the sum (about 79.1 [V]) of the divided voltage (about 4.09 [V]) by the resistor 26 and the resistor 26, the diode 9 becomes conductive.
【0019】これにより、接続点cの電位が約0.7
[V]となるので、ツェナーダイオード24には、逆方
向電流が流れなくなる。いっぽう、接続点bの電位は、
電源電圧VCC[V](5[V])の抵抗12と13とに
よる分圧電圧(約4.78[V])にほぼ等しいままで
あるので、ダイオード25が導通状態となるとともに、
ツェナーダイオード24には、順方向電流が流れるよう
になる。As a result, the potential at the connection point c is about 0.7.
Since it becomes [V], the reverse current does not flow through the Zener diode 24. On the other hand, the potential at the connection point b is
Since it remains almost equal to the divided voltage (about 4.78 [V]) by the resistors 12 and 13 of the power supply voltage V CC [V] (5 [V]), the diode 25 becomes conductive and
A forward current flows through the Zener diode 24.
【0020】したがって、接続点bの電位は、ダイオー
ド9、ツェナーダイオード24およびダイオード25の
それぞれの順方向電圧の合計、すなわち、約2.1
[V]にほぼ等しくなるので、トランジスタ5がオフの
期間にコンデンサ16に充電された電荷は、抵抗14、
ダイオード25および抵抗26を介して放電される。こ
の場合の放電時間は、ほぼ抵抗14およびコンデンサ1
6のそれぞれの値によって決定される時定数による。Therefore, the potential of the connection point b is the sum of the forward voltages of the diode 9, the zener diode 24 and the diode 25, that is, about 2.1.
Since it is substantially equal to [V], the charge charged in the capacitor 16 while the transistor 5 is off is the resistance 14,
It is discharged through the diode 25 and the resistor 26. The discharge time in this case is almost equal to that of the resistor 14 and the capacitor 1.
With a time constant determined by each value of 6.
【0021】正常時は、以上説明したコンデンサ16の
充電および放電動作がパルス幅変調信号発生回路1から
出力されるパルス幅変調信号に応じて繰り返されるの
で、コンデンサ16の電位は、常に、あらかじめ設定さ
れた基準電圧Vref以上である。したがって、出力端子
21から正常であることを示す”H”レベルの信号が出
力されている。In a normal state, the charging and discharging operations of the capacitor 16 described above are repeated according to the pulse width modulation signal output from the pulse width modulation signal generating circuit 1, so the potential of the capacitor 16 is always set in advance. Is equal to or higher than the reference voltage V ref . Therefore, an "H" level signal indicating normal is output from the output terminal 21.
【0022】ところが、トランジスタ5がショート状
態、あるいは、何らかの原因によってトランジスタ5の
オン状態が連続する、すなわち、ソレノイド6が長い時
間通電され続けると、コンデンサ16の放電時間が長く
なるので、コンデンサ16の電位は基準電圧Vref以下
となり、出力端子21から異常であることを示す”L”
レベルの異常検出信号が出力される。これにより、図示
せぬ制御回路は、異常検出信号を入力し、ソレノイド6
の通電を停止し、ソレノイド6の焼損を保護する。However, if the transistor 5 is short-circuited or if the transistor 5 is continuously on for some reason, that is, if the solenoid 6 is continuously energized for a long time, the discharge time of the capacitor 16 becomes long, so that the capacitor 16 is discharged. The potential becomes equal to or lower than the reference voltage V ref, and "L" indicating that there is an abnormality from the output terminal 21
A level abnormality detection signal is output. As a result, the control circuit (not shown) inputs the abnormality detection signal to the solenoid 6
To stop the solenoid 6 from being burnt.
【0023】また、トランジスタ5が、何らかの原因に
よって半ショート状態となった場合、すなわち、トラン
ジスタ5が所定の抵抗値を有しており、トランジスタ5
のコレクタ−エミッタ間に、たとえば、60[V]程度
の電位差が生じている場合、ソレノイド6の両端には、
約40[V]以上の電圧が印加されることになるが、こ
のような場合、ソレノイド6は発熱し始め、焼損する可
能性が高い。When the transistor 5 is in a short-circuited state for some reason, that is, the transistor 5 has a predetermined resistance value,
For example, when a potential difference of about 60 [V] is generated between the collector and the emitter of
A voltage of about 40 [V] or higher is applied, but in such a case, the solenoid 6 starts to generate heat and is highly likely to burn.
【0024】そこで、この実施例によるソレノイド異常
検出回路は、以下に示す動作により、ソレノイド6の焼
損を防止する。トランジスタ5が、何らかの原因によっ
て半ショート状態となり、トランジスタ5のコレクタ電
位、すなわち、接続点aの電位が、たとえば、60
[V]程度となっている場合、接続点cの電位は、ツェ
ナーダイオード24の臨界電圧VZと、電源電圧V
DD[V](120[V])からツェナーダイオード24
の臨界電圧VZを差し引いた電圧の抵抗22および23
と抵抗26とによる分圧電圧(約4.09[V])との
和(約79.1[V])のままであるので、ダイオード
9は導通状態となる。Therefore, the solenoid abnormality detection circuit according to this embodiment prevents the solenoid 6 from being burnt out by the following operation. The transistor 5 is in a semi-shorted state for some reason, and the collector potential of the transistor 5, that is, the potential at the connection point a is, for example, 60.
When it is about [V], the potential at the connection point c is equal to the critical voltage V Z of the Zener diode 24 and the power supply voltage V
Zener diode 24 from DD [V] (120 [V])
Of the resistors 22 and 23 of which the critical voltage V Z of
Since it remains the sum (about 79.1 [V]) of the divided voltage (about 4.09 [V]) by the resistor 26 and the resistor 26, the diode 9 becomes conductive.
【0025】これにより、接続点cの電位がほぼ60
[V]となるので、ツェナーダイオード24には、逆方
向電流が流れなくなる。いっぽう、接続点bの電位は、
電源電圧VCC[V](5[V])の抵抗12と13とに
よる分圧電圧(約4.78[V])にほぼ等しいままで
あるので、ダイオード25が導通状態となる。ツェナー
ダイオード24には、電流は流れない。As a result, the potential at the connection point c is approximately 60.
Since it becomes [V], the reverse current does not flow through the Zener diode 24. On the other hand, the potential at the connection point b is
Since the power supply voltage V CC [V] (5 [V]) remains almost equal to the divided voltage (about 4.78 [V]) of the resistors 12 and 13, the diode 25 is turned on. No current flows through the Zener diode 24.
【0026】したがって、接続点bの電位は、抵抗1
2、ダイオード25および抵抗26で決定される電圧、
すなわち、約1.3[V]となるので、コンデンサ16
に充電された電荷は、抵抗14、ダイオード25および
抵抗26を介して放電される。そして、このトランジス
タ5の半ショート状態がある時間以上連続すると、コン
デンサ16の電位は基準電圧Vref以下となり、出力端
子21から異常であることを示す”L”レベルの異常検
出信号が出力される。これにより、図示せぬ制御回路
は、異常検出信号を入力し、ソレノイド6の通電を停止
し、ソレノイド6の焼損を保護する。Therefore, the potential at the connection point b is equal to the resistance 1
2, the voltage determined by the diode 25 and the resistor 26,
That is, since it becomes about 1.3 [V], the capacitor 16
The electric charge charged in the capacitor is discharged through the resistor 14, the diode 25 and the resistor 26. Then, if the short-circuited state of the transistor 5 continues for a certain time or longer, the potential of the capacitor 16 becomes equal to or lower than the reference voltage V ref, and an "L" level abnormality detection signal indicating an abnormality is output from the output terminal 21. . As a result, a control circuit (not shown) receives the abnormality detection signal, stops energization of the solenoid 6, and protects the solenoid 6 from burning.
【0027】次に、本発明の第2の実施例について説明
する。図2は本発明の第2の実施例によるソレノイド異
常検出回路の構成を示す回路図であり、この図におい
て、図1の各部に対応した部分には同一の符号を付け、
その説明を省略する。図2において、27はツェナーダ
イオード24と同一の臨界電圧VZを有するツェナーダ
イオード、28はPNP型のトランジスタ、29〜32
は電源電圧VDD遮断時にトランジスタ28を所定の動作
点で動作させるためにトランジスタ28にバイアスを印
加するための抵抗である。トランジスタ28としては、
たとえば、ベース・エミッタ間電圧VBEのティピカル値
が−0.6[V]、コレクタ−エミッタ間電圧VCEのテ
ィピカル値が−0.07[V]、直流電流増幅率hFEの
ティピカル値が200、エミッタ・ベース電圧VEB0の
最大値が−5[V]の特性を有するものを使用する。Next, a second embodiment of the present invention will be described. 2 is a circuit diagram showing the configuration of a solenoid abnormality detection circuit according to a second embodiment of the present invention. In this figure, parts corresponding to those in FIG.
The description is omitted. In FIG. 2, 27 is a Zener diode having the same critical voltage V Z as the Zener diode 24, 28 is a PNP type transistor, and 29 to 32.
Is a resistor for applying a bias to the transistor 28 in order to operate the transistor 28 at a predetermined operating point when the power supply voltage V DD is cut off. As the transistor 28,
For example, the typical value of the base-emitter voltage V BE is −0.6 [V], the typical value of the collector-emitter voltage V CE is −0.07 [V], and the typical value of the direct current amplification factor h FE is 200, the maximum value of the emitter-base voltage V EB0 is -5 [V].
【0028】また、電源電圧VDDが120[V]であっ
て、トランジスタ5の半ショート状態の場合のコレクタ
−エミッタ間電圧VCEが62.7[V]であるとした
時、ツェナーダイオード24および27には、臨界電圧
VZが62[V]であるものを使用する。また、抵抗2
2,23および26の値は、たとえば、それぞれ12
[kΩ]、10[kΩ]および2.7[kΩ]とする。
さらに、抵抗29〜32の値は、たとえば、それぞれ1
5[kΩ]、2.7[kΩ]、1[kΩ]および1[k
Ω]とする。When the power supply voltage V DD is 120 [V] and the collector-emitter voltage V CE when the transistor 5 is in the short-circuited state is 62.7 [V], the zener diode 24 The critical voltage V Z is 62 [V] for and. Also, the resistor 2
The values 2, 23 and 26 are, for example, 12 each
[KΩ], 10 [kΩ], and 2.7 [kΩ].
Further, the values of the resistors 29 to 32 are, for example, 1 each.
5 [kΩ], 2.7 [kΩ], 1 [kΩ] and 1 [k
Ω].
【0029】このような構成において、パルス幅変調信
号発生回路1においてパルス幅変調信号が発生される
と、トランジスタ4および5は、この信号によりオン/
オフされ、ソレノイド6は、パルス幅変調信号が”H”
レベルの間通電される。そして、トランジスタ5がオフ
の期間には、接続点aの電位、すなわち、トランジスタ
5のコレクタ電位がほぼ電源電圧VDD[V](120
[V])となるとともに、接続点cの電位がツェナーダ
イオード24の臨界電圧VZと、電源電圧VDD[V]
(120[V])からツェナーダイオード24の臨界電
圧VZを差し引いた電圧の抵抗22および23と抵抗2
6とによる分圧電圧(約6.3[V])との和(約6
8.3[V])であるので、ダイオード9は非導通状態
である。In such a configuration, when a pulse width modulation signal is generated in the pulse width modulation signal generation circuit 1, the transistors 4 and 5 are turned on / off by this signal.
The solenoid 6 is turned off, and the pulse width modulation signal is "H".
Energized during the level. Then, while the transistor 5 is off, the potential of the connection point a, that is, the collector potential of the transistor 5 is substantially the power supply voltage V DD [V] (120
[V]), and the potential at the connection point c becomes the critical voltage V Z of the Zener diode 24 and the power supply voltage V DD [V].
The resistances 22 and 23 and the resistance 2 of a voltage obtained by subtracting the critical voltage V Z of the Zener diode 24 from (120 [V])
6 and divided voltage (about 6.3 [V]) and sum (about 6)
Since it is 8.3 [V]), the diode 9 is in a non-conducting state.
【0030】また、接続点dの電位が電源電圧V
DD[V](120[V])からツェナーダイオード24
の臨界電圧VZを差し引いた電圧の抵抗22および23
と抵抗26とによる分圧電圧(約6.3[V])であ
り、接続点bの電位が電源電圧VCC[V](5[V])
の抵抗12および13による分圧電圧(約4.78
[V])より高いので、ダイオード25は非導通状態で
ある。これにより、コンデンサ16は、電源電圧V
CC[V]、抵抗12、ダイオード15を介して充電され
る。この場合の充電時間は、ほぼ抵抗12およびコンデ
ンサ16のそれぞれの値によって決定される時定数によ
る。The potential at the connection point d is the power supply voltage V
Zener diode 24 from DD [V] (120 [V])
Of the resistors 22 and 23 of which the critical voltage V Z of
Is a divided voltage (about 6.3 [V]) by the resistor 26 and the resistor 26, and the potential at the connection point b is the power supply voltage V CC [V] (5 [V]).
Voltage divided by resistors 12 and 13 (approximately 4.78
Higher than [V]), the diode 25 is non-conductive. As a result, the capacitor 16 has the power supply voltage V
It is charged via CC [V], resistor 12 and diode 15. The charging time in this case depends on the time constant determined by the respective values of the resistor 12 and the capacitor 16.
【0031】このとき、接続点eの電位が電源電圧VDD
[V](120[V])からツェナーダイオード27の
臨界電圧VZを差し引いた電圧の抵抗29と抵抗30と
による分圧電圧(約8.8[V])であり、トランジス
タ28のエミッタには、電源電圧VCC(5[V])が印
加されているので、トランジスタ28のベース・エミッ
タ間電圧VBEは、ほぼ接続点eの電位(約8.8
[V])から電源電圧VCC(5[V])を引いた電位
(約3.8[V])であるから、トランジスタ28は遮
断状態である。At this time, the potential at the connection point e changes to the power supply voltage V DD.
[V] (120 [V]) minus the critical voltage V Z of the Zener diode 27, which is a divided voltage (about 8.8 [V]) by the resistors 29 and 30, and is applied to the emitter of the transistor 28. Is applied with the power supply voltage V CC (5 [V]), the base-emitter voltage V BE of the transistor 28 is approximately the potential at the connection point e (about 8.8).
Since the potential is about 3.8 [V], which is obtained by subtracting the power supply voltage V CC (5 [V]) from [V]), the transistor 28 is in the cutoff state.
【0032】いっぽう、トランジスタ5がオンの期間に
は、接続点aの電位、すなわち、トランジスタ5のコレ
クタ電位がほぼ0[V]となるが、接続点cの電位が、
ツェナーダイオード24の臨界電圧VZと、電源電圧V
DD[V](120[V])からツェナーダイオード24
の臨界電圧VZを差し引いた電圧の抵抗22および23
と抵抗26とによる分圧電圧(約6.3[V])との和
(約68.3[V])のままであるので、ダイオード9
は導通状態となる。On the other hand, while the transistor 5 is on, the potential at the connection point a, that is, the collector potential of the transistor 5 is almost 0 [V], but the potential at the connection point c is
The critical voltage V Z of the Zener diode 24 and the power supply voltage V
Zener diode 24 from DD [V] (120 [V])
Of the resistors 22 and 23 of which the critical voltage V Z of
And the divided voltage by the resistor 26 (about 6.3 [V]) remains (about 68.3 [V]), the diode 9
Becomes conductive.
【0033】これにより、接続点cの電位が約0.7
[V]となるので、ツェナーダイオード24には、逆方
向電流が流れなくなる。いっぽう、接続点bの電位は、
電源電圧VCC[V](5[V])の抵抗12と13とに
よる分圧電圧(約4.78[V])にほぼ等しいままで
あるので、ダイオード25が導通状態となるとともに、
ツェナーダイオード24には、順方向電流が流れるよう
になる。As a result, the potential at the connection point c is about 0.7.
Since it becomes [V], the reverse current does not flow through the Zener diode 24. On the other hand, the potential at the connection point b is
Since it remains almost equal to the divided voltage (about 4.78 [V]) by the resistors 12 and 13 of the power supply voltage V CC [V] (5 [V]), the diode 25 becomes conductive and
A forward current flows through the Zener diode 24.
【0034】したがって、接続点bの電位は、ダイオー
ド9、ツェナーダイオード24およびダイオード25の
それぞれの順方向電圧の合計、すなわち、約2.1
[V]にほぼ等しくなるので、トランジスタ5がオフの
期間にコンデンサ16に充電された電荷は、抵抗14、
ダイオード25および抵抗26を介して放電される。こ
の場合の放電時間は、ほぼ抵抗14およびコンデンサ1
6のそれぞれの値によって決定される時定数による。Therefore, the potential of the connection point b is the sum of the forward voltages of the diode 9, the Zener diode 24 and the diode 25, that is, about 2.1.
Since it is substantially equal to [V], the charge charged in the capacitor 16 while the transistor 5 is off is the resistance 14,
It is discharged through the diode 25 and the resistor 26. The discharge time in this case is almost equal to that of the resistor 14 and the capacitor 1.
With a time constant determined by each value of 6.
【0035】このとき、接続点eの電位が電源電圧VDD
[V](120[V])からツェナーダイオード27の
臨界電圧VZを差し引いた電圧の抵抗29と抵抗30と
による分圧電圧(約8.8[V])であり、トランジス
タ28のエミッタには、電源電圧VCC(5[V])が印
加されているので、トランジスタ28のベース・エミッ
タ間電圧VBEは、ほぼ接続点eの電位(約8.8
[V])から電源電圧VCC(5[V])を引いた電位
(約3.8[V])であるから、トランジスタ28は遮
断状態のままである。At this time, the potential at the connection point e changes to the power supply voltage V DD.
[V] (120 [V]) minus the critical voltage V Z of the Zener diode 27, which is a divided voltage (about 8.8 [V]) by the resistors 29 and 30, and is applied to the emitter of the transistor 28. Is applied with the power supply voltage V CC (5 [V]), the base-emitter voltage V BE of the transistor 28 is approximately the potential at the connection point e (about 8.8).
Since it is the potential (about 3.8 [V]) obtained by subtracting the power supply voltage V CC (5 [V]) from [V]), the transistor 28 remains in the cutoff state.
【0036】正常時は、以上説明したコンデンサ16の
充電および放電動作がパルス幅変調信号発生回路1から
出力されるパルス幅変調信号に応じて繰り返されるの
で、コンデンサ16の電位は、常に、あらかじめ設定さ
れた基準電圧Vref以上である。したがって、出力端子
21から正常であることを示す”H”レベルの信号が出
力されている。In a normal state, the charging and discharging operations of the capacitor 16 described above are repeated according to the pulse width modulation signal output from the pulse width modulation signal generation circuit 1, so the potential of the capacitor 16 is always set in advance. Is equal to or higher than the reference voltage V ref . Therefore, an "H" level signal indicating normal is output from the output terminal 21.
【0037】ところが、トランジスタ5がショート状
態、あるいは、何らかの原因によってトランジスタ5の
オン状態が連続する、すなわち、ソレノイド6が長い時
間通電され続けると、コンデンサ16の放電時間が長く
なるので、コンデンサ16の電位は基準電圧Vref以下
となり、出力端子21から異常であることを示す”L”
レベルの異常検出信号が出力される。これにより、図示
せぬ制御回路は、異常検出信号を入力し、ソレノイド6
の通電を停止し、ソレノイド6の焼損を保護する。However, if the transistor 5 is short-circuited or if the transistor 5 is continuously turned on for some reason, that is, if the solenoid 6 is continuously energized for a long time, the discharge time of the capacitor 16 becomes long, so that the capacitor 16 is discharged. The potential becomes equal to or lower than the reference voltage V ref, and "L" indicating that there is an abnormality from the output terminal 21
A level abnormality detection signal is output. As a result, the control circuit (not shown) inputs the abnormality detection signal to the solenoid 6
To stop the solenoid 6 from being burnt.
【0038】また、トランジスタ5が、図3に示すよう
に、何らかの原因によって半ショート状態となり、トラ
ンジスタ5のコレクタ電位、すなわち、接続点aの電位
が、たとえば、120[V]から下がって時刻t1に6
2.7[V]となった場合、ソレノイド6の両端には、
約57[V]以上の電圧が印加されることになるので、
ソレノイド6は発熱している。Further, as shown in FIG. 3, the transistor 5 is in a short-circuited state for some reason, and the collector potential of the transistor 5, that is, the potential at the connection point a falls from 120 [V], for example, at time t. 1 to 6
When it becomes 2.7 [V], both ends of the solenoid 6 are
Since a voltage of about 57 [V] or higher is applied,
The solenoid 6 is generating heat.
【0039】このとき、接続点cの電位は、ツェナーダ
イオード24の臨界電圧VZと、電源電圧VDD[V]
(120[V])からツェナーダイオード24の臨界電
圧VZを差し引いた電圧の抵抗22および23と抵抗2
6とによる分圧電圧(約6.3[V])との和(約6
8.3[V])のままであるので、ダイオード9は導通
状態となる。これにより、接続点cの電位がほぼ63.
4[V]となるので、ツェナーダイオード24には、逆
方向電流が流れなくなる。いっぽう、接続点bの電位
は、電源電圧VCC[V](5[V])の抵抗12と13
とによる分圧電圧(約4.78[V])にほぼ等しいま
まであるので、ダイオード25が導通状態となる。ツェ
ナーダイオード24には、電流が流れない。At this time, the potential at the connection point c is the critical voltage V Z of the Zener diode 24 and the power supply voltage V DD [V].
The resistances 22 and 23 and the resistance 2 of a voltage obtained by subtracting the critical voltage V Z of the Zener diode 24 from (120 [V])
6 and divided voltage (about 6.3 [V]) and sum (about 6)
Since it remains 8.3 [V]), the diode 9 becomes conductive. As a result, the potential at the connection point c is approximately 63.
Since the voltage is 4 [V], no reverse current flows through the Zener diode 24. On the other hand, the potential at the connection point b is the resistances 12 and 13 of the power supply voltage V CC [V] (5 [V]).
Since it remains almost equal to the divided voltage (about 4.78 [V]) due to, the diode 25 becomes conductive. No current flows through the Zener diode 24.
【0040】したがって、接続点dの電位は、図3に示
すように、抵抗12、ダイオード25および抵抗26で
決定される電圧、すなわち、約1.6[V]となり、接
続点bの電位が約2.3[V]になるので、コンデンサ
16に充電された電荷は、抵抗14、ダイオード25お
よび抵抗26を介して放電される。そして、このトラン
ジスタ5の半ショート状態がある時間以上連続すると、
コンデンサ16の電位は基準電圧Vref以下となり、出
力端子21から異常であることを示す”L”レベルの異
常検出信号が出力される。これにより、図示せぬ制御回
路は、異常検出信号を入力し、ソレノイド6の通電を停
止し、ソレノイド6の焼損を保護する。Therefore, the potential at the connection point d becomes a voltage determined by the resistor 12, the diode 25 and the resistor 26, that is, about 1.6 [V], as shown in FIG. Since it becomes about 2.3 [V], the electric charge charged in the capacitor 16 is discharged through the resistor 14, the diode 25 and the resistor 26. When the short-circuited state of the transistor 5 continues for a certain time or longer,
The potential of the capacitor 16 becomes equal to or lower than the reference voltage Vref , and the output terminal 21 outputs an "L" level abnormality detection signal indicating an abnormality. As a result, a control circuit (not shown) receives the abnormality detection signal, stops energization of the solenoid 6, and protects the solenoid 6 from burning.
【0041】このとき、接続点eの電位が電源電圧VDD
[V](120[V])からツェナーダイオード27の
臨界電圧VZを差し引いた電圧の抵抗29と抵抗30と
による分圧電圧(約8.8[V])であり、トランジス
タ28のエミッタには、電源電圧VCC(5[V])が印
加されているので、トランジスタ28のベース・エミッ
タ間電圧VBEは、ほぼ接続点eの電位(約8.8
[V])から電源電圧VCC(5[V])を引いた電位
(約3.8[V])であるから、トランジスタ28は遮
断状態のままである。At this time, the potential at the connection point e changes to the power supply voltage V DD.
[V] (120 [V]) minus the critical voltage V Z of the Zener diode 27, which is a divided voltage (about 8.8 [V]) by the resistors 29 and 30, and is applied to the emitter of the transistor 28. Is applied with the power supply voltage V CC (5 [V]), the base-emitter voltage V BE of the transistor 28 is approximately the potential at the connection point e (about 8.8).
Since it is the potential (about 3.8 [V]) obtained by subtracting the power supply voltage V CC (5 [V]) from [V]), the transistor 28 remains in the cutoff state.
【0042】さて、この実施例が適用される自動演奏ピ
アノにおいては、装置全体の電源は投入されたままであ
るが、動作休止時にソレノイドに印加される電源電圧V
DDを遮断する場合がある。以下、そのような場合の図2
に示す回路の動作について説明する。図4に示すよう
に、時刻t0にソレノイド6に印加されていた電源電圧
VDDが遮断されると、その電圧が120[V]から0
[V]に向かって徐々に下がっていくとともに、接続点
aの電位、すなわち、トランジスタ5のコレクタ電位も
120[V]から0[V]に向かって徐々に下がってい
く(電源電圧VDDが遮断される直前がトランジスタ5が
オフの期間であった場合)。In the automatic playing piano to which this embodiment is applied, the power supply of the entire device is still turned on, but the power supply voltage V applied to the solenoid when the operation is stopped.
May block DD . Below, FIG. 2 in such a case
The operation of the circuit shown in will be described. As shown in FIG. 4, when the power supply voltage V DD applied to the solenoid 6 is cut off at time t0, the voltage is reduced from 120 [V] to 0.
While gradually decreasing toward [V], the potential at the connection point a, that is, the collector potential of the transistor 5 also gradually decreases from 120 [V] to 0 [V] (power supply voltage V DD (When the transistor 5 is off immediately before the cutoff).
【0043】また、電源電圧VDDが120[V]から0
[V]に向かって徐々に下がっていくに応じて接続点c
の電位も約68.3[V]から0[V]に向かって徐々
に下がっていくので、図4に示すように、電源電圧VDD
が65.7[V]まで下がった時点(時刻t2)で、ツ
ェナーダイオード24には、逆方向電流が流れなくな
る。Further, the power supply voltage V DD changes from 120 [V] to 0.
The connection point c is gradually decreased toward [V].
Since also the potential go down gradually from about 68.3 [V] to 0 [V], as shown in FIG. 4, the power supply voltage V DD
There when lowered to 65.7 [V] (time t 2), the Zener diode 24 is reverse current does not flow.
【0044】ところで、電源電圧VDDが120[V]か
ら0[V]に向かって徐々に下がっていくのに応じて接
続点eの電位も、図4に示すように、8.8[V]から
0[V]に向かって徐々に下がっていくが、4.4
[V]まで下がると、トランジスタ28のベース・エミ
ッタ間電圧VBEは、ほぼ接続点eの電位(4.4
[V])から電源電圧VCC(5[V])を引いた電位
(−0.6[V])となるから、トランジスタ28はオ
ンする(時刻t1)。By the way, as the power supply voltage V DD gradually decreases from 120 [V] to 0 [V], the potential at the connection point e also becomes 8.8 [V] as shown in FIG. ] To 0 [V] gradually, but 4.4
When it decreases to [V], the base-emitter voltage V BE of the transistor 28 is almost equal to the potential of the connection point e (4.4).
The transistor 28 is turned on (time t 1 ) because the potential (−0.6 [V]) is obtained by subtracting the power supply voltage V CC (5 [V]) from [V]).
【0045】これにより、トランジスタ28のコレクタ
電流が接続点dに流れ込むので、図4に示すように、接
続点dの電位の低下が阻止され、3.65[V]以下に
は下がらない。したがって、コンデンサ16の電位が基
準電圧Vref以下とならず、出力端子21から異常であ
ることを示す”L”レベルの異常検出信号が出力されな
い。As a result, the collector current of the transistor 28 flows into the connection point d, so that the potential at the connection point d is prevented from lowering, as shown in FIG. 4, and does not fall below 3.65 [V]. Therefore, the potential of the capacitor 16 does not fall below the reference voltage V ref, and the "L" level abnormality detection signal indicating an abnormality is not output from the output terminal 21.
【0046】[0046]
【発明の効果】以上説明したように、請求項1記載の発
明によれば、ソレノイドを駆動するトランジスタの半シ
ョート状態も検出できるという効果がある。これによ
り、ソレノイドの異常通電の検出範囲が広くなり、ソレ
ノイドの焼損を従来よりもさらに防止することができ、
装置の信頼性が向上する。As described above, according to the first aspect of the invention, it is possible to detect the half-short state of the transistor that drives the solenoid. As a result, the detection range of abnormal energization of the solenoid becomes wider, and it is possible to prevent the solenoid from burning more than before.
The reliability of the device is improved.
【0047】また、請求項2記載の発明によれば、装置
全体の電源は投入されたままであるが、動作休止時にソ
レノイドに印加される電源を遮断した場合でも、ソレノ
イドの動作休止時とソレノイドの動作時とが区別され、
回路がトランジスタがショート状態であると誤検出しな
いという効果がある。According to the second aspect of the invention, the power of the entire apparatus is still turned on. However, even when the power applied to the solenoid is cut off during the operation stop, the solenoid is stopped during the operation stop and the solenoid is stopped. It is distinguished from the operation
There is an effect that the circuit does not erroneously detect that the transistor is in a short state.
【図1】 本発明の第1の実施例によるソレノイド異常
検出回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a solenoid abnormality detection circuit according to a first embodiment of the present invention.
【図2】 本発明の第2の実施例によるソレノイド異常
検出回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a solenoid abnormality detection circuit according to a second embodiment of the present invention.
【図3】 図2の回路の動作を説明するための図であ
る。FIG. 3 is a diagram for explaining the operation of the circuit of FIG.
【図4】 図2の回路の動作を説明するための図であ
る。FIG. 4 is a diagram for explaining the operation of the circuit of FIG.
【図5】 従来のソレノイド異常検出回路の構成例を示
す回路図である。FIG. 5 is a circuit diagram showing a configuration example of a conventional solenoid abnormality detection circuit.
5,28……トランジスタ、6……ソレノイド、22,
23,26,29〜32……抵抗、24,27……ツェ
ナーダイオード、25……ダイオード。5, 28 ... Transistor, 6 ... Solenoid, 22,
23, 26, 29 to 32 ... Resistance, 24, 27 ... Zener diode, 25 ... Diode.
Claims (2)
断されるソレノイドの通電/通電遮断に応じて充放電さ
れる第1の充放電手段と、 該第1の充放電手段の電位を所定の電位と比較して前記
ソレノイドの通電異常を検出する検出手段と、 前記ソレノイドに所定の電圧以上印加されている場合に
のみ、前記第1の充放電手段を充電または放電する第2
の充放電手段とを具備することを特徴とするソレノイド
異常検出回路。1. A first charging / discharging means for charging / discharging according to energization / disconnection of a solenoid, which is energized / disconnected according to a pulse width modulation signal, and a potential of the first charging / discharging means. detecting means for detecting a current abnormality of the solenoid as compared to the potential of, if it is applied above a predetermined voltage to the solenoid
Only for charging or discharging the first charging / discharging means
And a charging / discharging means for the solenoid abnormality detecting circuit.
断されるソレノイドの通電/通電遮断に応じて充放電さ
れる第1の充放電手段と、 該第1の充放電手段の電位を所定の電位と比較して前記
ソレノイドの通電異常を検出する検出手段と、 前記ソレノイドに所定の電圧以上印加されている場合
に、前記第1の充放電手段を充電または放電する第2の
充放電手段と、 前記ソレノイドに印加される電源が遮断された場合に、
前記第1の充放電手段への充電または放電を阻止する阻
止手段とを具備することを特徴とするソレノイド異常検
出回路。2. A first charging / discharging means for charging / discharging according to energization / disconnection of a solenoid that is energized / disconnected according to a pulse width modulation signal, and a potential of the first charging / discharging means is predetermined. Detecting means for detecting an abnormality in the energization of the solenoid by comparing with the potential of the second charging means, and second charging / discharging means for charging or discharging the first charging / discharging means when a predetermined voltage or more is applied to the solenoid. When the power applied to the solenoid is cut off,
A solenoid abnormality detection circuit comprising: a blocking unit that blocks charging or discharging of the first charging / discharging unit.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3317060A JP2500714B2 (en) | 1991-11-29 | 1991-11-29 | Solenoid abnormality detection circuit |
| US07/914,785 US5345181A (en) | 1991-07-19 | 1992-07-16 | Circuit for a detecting state of conduction of current through a solenoid |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3317060A JP2500714B2 (en) | 1991-11-29 | 1991-11-29 | Solenoid abnormality detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152127A JPH05152127A (en) | 1993-06-18 |
| JP2500714B2 true JP2500714B2 (en) | 1996-05-29 |
Family
ID=18083975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3317060A Expired - Lifetime JP2500714B2 (en) | 1991-07-19 | 1991-11-29 | Solenoid abnormality detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500714B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259319B2 (en) | 2003-12-17 | 2007-08-21 | Yamaha Corporation | Performance operator control apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886711A (en) * | 1981-11-19 | 1983-05-24 | Canon Inc | Malfunction detection method |
-
1991
- 1991-11-29 JP JP3317060A patent/JP2500714B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05152127A (en) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623254A (en) | Drive circuit fault detection drive | |
| CA1122663A (en) | Protection circuit for transistorized switch | |
| US5345181A (en) | Circuit for a detecting state of conduction of current through a solenoid | |
| US4947091A (en) | Device for preventing a coil of a brushless motor from burning | |
| EP0050033B1 (en) | A line driver circuit including a protective circuit against excess current | |
| JP2500714B2 (en) | Solenoid abnormality detection circuit | |
| US4845379A (en) | Sense circuit for detecting absence of a pulse train | |
| US5852377A (en) | Reset circuit for ensuring proper reset when used with decaying power supplies | |
| US4903011A (en) | Lamp drive circuit | |
| US4682120A (en) | Short circuit protection device for an integrated circuit and a load connected thereto | |
| KR19990072223A (en) | Reset Circuit Ensures Proper Reset on Dropping Supplies | |
| JPH0592824U (en) | Overcurrent detection circuit | |
| JPS6352482B2 (en) | ||
| US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
| JP3401827B2 (en) | Bipolar output circuit | |
| JP2520765B2 (en) | Drive circuit | |
| JP3094653B2 (en) | Overcurrent protection circuit | |
| JP3670446B2 (en) | Stabilized power circuit | |
| JPS6116086B2 (en) | ||
| JP2849885B2 (en) | Pulse power supply | |
| JP3157042B2 (en) | Overcurrent protection device | |
| JP3349340B2 (en) | amplifier | |
| JP3069182B2 (en) | Detection switch | |
| JP3263478B2 (en) | Vertical deflection circuit | |
| JPH0714253B2 (en) | Power failure detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960130 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 16 |