Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2518136B2 - BIT circuit of on-board TACAN / DME device - Google Patents
[go: Go Back, main page]

JP2518136B2 - BIT circuit of on-board TACAN / DME device - Google Patents

BIT circuit of on-board TACAN / DME device

Info

Publication number
JP2518136B2
JP2518136B2 JP5134283A JP13428393A JP2518136B2 JP 2518136 B2 JP2518136 B2 JP 2518136B2 JP 5134283 A JP5134283 A JP 5134283A JP 13428393 A JP13428393 A JP 13428393A JP 2518136 B2 JP2518136 B2 JP 2518136B2
Authority
JP
Japan
Prior art keywords
bit
signal
control signal
tacan
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5134283A
Other languages
Japanese (ja)
Other versions
JPH06347536A (en
Inventor
貴志 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5134283A priority Critical patent/JP2518136B2/en
Publication of JPH06347536A publication Critical patent/JPH06347536A/en
Application granted granted Critical
Publication of JP2518136B2 publication Critical patent/JP2518136B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、機上TACAN(ta
ctical air navigation sys
tem)/DME(distance measuri
ng equipment)装置のBIT(built
in test)回路に関し、特にBIT時の受信機
のゲートコントロールに関する。
BACKGROUND OF THE INVENTION The present invention relates to on-board TACAN (ta
critical air navigation sys
tem) / DME (distance measure)
BIT (build) of the ng equipment device
in test) circuit, and more particularly to gate control of a receiver during BIT.

【0002】[0002]

【従来の技術】従来の機上TACAN/DME装置のB
IT回路は、図2に示すように、アンテナ1で受信した
外部RF信号とBITチェック時のノイズ信号を切換え
るRFスイッチ2と、BIT時のノイズ信号を発生する
ノイズ発生器9と、BITチェックをコントロールする
BIT制御回路10とを有している。図2のフィルタ
3,ミキサ4,IFビデオ増幅器5,デコーダ6,AG
C7,ローカル信号発生器8は、受信機を構成する。
2. Description of the Related Art B of a conventional on-board TACAN / DME device
As shown in FIG. 2, the IT circuit includes an RF switch 2 for switching between an external RF signal received by the antenna 1 and a noise signal for BIT check, a noise generator 9 for generating a noise signal for BIT check, and a BIT check. It has a BIT control circuit 10 for controlling. Filter 3, mixer 4, IF video amplifier 5, decoder 6, AG of FIG.
The C7 and local signal generator 8 form a receiver.

【0003】BITチェックが開始されると、BIT制
御回路からのスタート信号でRFスイッチ2が切換えら
れ、ノイズ発生器9からのノイズ信号がフィルタ3を通
して受信機に入力される。ノイズ信号は、ミキサ4を通
してIFビデオ増幅器5でノイズビデオに変換されデコ
ーダ6に入力される。デコーダ6は、入力されたノイズ
ビデオのうち、TACANまたはDMEのパルス間隔で
ある12μs(Xモードの場合)のパルス間隔のノイズ
をデコードし、デコードされたパルスがBITチェック
の判定タイミングで規定数以上あれば正常と判定する。
When the BIT check is started, the RF switch 2 is switched by the start signal from the BIT control circuit, and the noise signal from the noise generator 9 is input to the receiver through the filter 3. The noise signal is converted into noise video by the IF video amplifier 5 through the mixer 4 and input to the decoder 6. The decoder 6 decodes noise of the pulse interval of 12 μs (in X mode) which is the pulse interval of TACAN or DME in the input noise video, and the decoded pulses are equal to or more than the specified number at the BIT check determination timing. If there is, it is determined to be normal.

【0004】[0004]

【発明が解決しようとする課題】従来のBIT回路で
は、BITチェック時のノイズ信号と通常動作時(BI
Tチェック以外のとき)の外部RF信号の切換えのRF
スイッチのアイソレーションが30dB程度しかとれな
いため、BITチェック時に外部RF信号が受信機に混
入し、このRF信号の入力レベルが高いと、ノイズ信号
の代わりに外部RF信号でBITチェックされることに
なる。
In the conventional BIT circuit, the noise signal during BIT check and the normal operation (BI
RF for switching external RF signals (when not T check)
Since the switch isolation is only about 30 dB, the external RF signal is mixed into the receiver during the BIT check, and if the input level of this RF signal is high, the BIT check is performed by the external RF signal instead of the noise signal. Become.

【0005】このとき、外部RF信号のレベルが、アン
テナの位置の変化(TACAN/DME装置を搭載した
航空機の移動)等により急激に変化すると、受信機のA
GCのゲインコントロールが追従しきれず、ノイズビデ
オ信号が瞬時無くなる現象が起こり、このタイミングと
BITチェックの判定タイミングが一致すると、デコー
ドされたパルスが検出できないため異常と判断されるよ
うな問題があった。
At this time, when the level of the external RF signal suddenly changes due to a change in the position of the antenna (movement of an aircraft equipped with the TACAN / DME device), A of the receiver
There is a problem that the gain control of the GC cannot follow up completely and the noise video signal disappears momentarily. If this timing and the timing of the BIT check match, the decoded pulse cannot be detected and it is judged as abnormal. .

【0006】本発明の目的は、外部RF信号のレベルの
変化に関係なく、外乱の影響を受けないでBITチェッ
クできる機上TACAN/DME装置のBIT回路を提
供することにある。
An object of the present invention is to provide a BIT circuit of an on-board TACAN / DME device which can perform BIT check without being affected by disturbance regardless of a change in the level of an external RF signal.

【0007】[0007]

【課題を解決するための手段】本発明のBIT回路は、
機上TACAN/DME装置のBITチェックをコント
ロールするBIT制御回路と、BIT制御回路からのス
タート信号を入力して、固定のゲインコントロール信号
を出力するゲインコントロール信号発生器と、AGCか
らのAGC信号と前記固定のゲインコントロール信号と
を切換えてIFビデオ増幅器に入力する切換器と、を備
えることを特徴とする。
The BIT circuit of the present invention comprises:
The BIT control circuit that controls the BIT check of the on-board TACAN / DME device, the gain control signal generator that inputs the start signal from the BIT control circuit and outputs the fixed gain control signal, and the AGC signal from the AGC. A switch for switching the fixed gain control signal and inputting it to the IF video amplifier.

【0008】[0008]

【実施例】次に本発明の実施例について図面を参照して
説明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0009】図1は、本発明のBIT回路の一実施例の
ブロック図である。このBIT回路は、アンテナ1で受
信した外部RF信号とBITチェック時のノイズ信号を
切換えるRFスイッチ2と、BIT時のノイズ信号を発
生するノイズ発生器9と、BITチェックをコントロー
ルするBIT制御回路10と、BITチェック時にBI
T制御回路10からのスタート信号に従い、受信機のI
Fビデオ増幅器5のゲインを一定の値に設定する固定の
ゲインコントロール信号を出力する固定ゲインコントロ
ール信号発生器11と、固定のゲインコントロール信号
とAGC7からのAGC信号とを切換えて、固定のゲイ
ンコントロール信号をIFビデオ増幅器5に入力する切
換スイッチ12とを備えている。
FIG. 1 is a block diagram of an embodiment of the BIT circuit of the present invention. The BIT circuit includes an RF switch 2 for switching an external RF signal received by the antenna 1 and a noise signal at the time of BIT check, a noise generator 9 for generating a noise signal at the time of BIT, and a BIT control circuit 10 for controlling the BIT check. And BI at the time of BIT check
According to the start signal from the T control circuit 10, the I
The fixed gain control signal generator 11 that outputs a fixed gain control signal for setting the gain of the F video amplifier 5 to a constant value, and the fixed gain control signal and the AGC signal from the AGC 7 are switched to perform fixed gain control. And a selector switch 12 for inputting a signal to the IF video amplifier 5.

【0010】BITチェックが開始されると、BIT制
御回路10からのスタート信号でRFスイッチ2が切換
えられ、ノイズ発生器9からのノイズ信号がフィルタ3
を通して受信機に入力される。同時に、スタート信号で
固定ゲインコントロール信号発生器11からIFビデオ
増幅器5のゲインを一定にするゲインコントロール信号
が発生され、切換スイッチ12でAGC信号と固定のゲ
インコントロール信号とが切換えられて、IFビデオ増
幅器5に入力される。ノイズ信号は、ミキサ4を通して
IFビデオ増幅器5に入力される。IFビデオ増幅器5
は、ゲインが所定の値に固定されるようコントロールさ
れているので、レベルが一定のノイズビデオを出力し、
デコーダ6に入力される。デコーダ6では、従来と同様
に入力されたノイズビデオのうちTACANまたはDM
Eのパルス間隔である12μs(Xモードの場合)のパ
ルス間隔のノイズをデコードし、デコードされたパルス
がBITチェックの判定タイミングで規定数以上あれば
正常と判定する。
When the BIT check is started, the RF switch 2 is switched by the start signal from the BIT control circuit 10, and the noise signal from the noise generator 9 is filtered by the filter 3.
Is input to the receiver through. At the same time, the fixed gain control signal generator 11 generates a gain control signal for making the gain of the IF video amplifier 5 constant by the start signal, and the changeover switch 12 switches between the AGC signal and the fixed gain control signal. It is input to the amplifier 5. The noise signal is input to the IF video amplifier 5 through the mixer 4. IF video amplifier 5
Is controlled so that the gain is fixed at a predetermined value, so it outputs a noise video with a constant level,
It is input to the decoder 6. In the decoder 6, as in the conventional case, TACAN or DM of the input noise video is input.
Noise having a pulse interval of 12 μs (in the X mode), which is the pulse interval of E, is decoded, and if the number of decoded pulses is equal to or more than a specified number at the BIT check determination timing, it is determined to be normal.

【0011】[0011]

【発明の効果】以上説明したように本発明は、BITチ
ェック時にIFビデオ増幅器のゲインを一定の値に固定
するようにしたことにより、外部RF信号のレベルの変
化に関係なく、外乱の影響を受けないでBITチェック
できるという効果がある。
As described above, according to the present invention, the gain of the IF video amplifier is fixed to a constant value during the BIT check, so that the influence of the disturbance can be prevented regardless of the change in the level of the external RF signal. The effect is that you can check the BIT without receiving it.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

【図2】従来のBIT回路を示すブロック図である。FIG. 2 is a block diagram showing a conventional BIT circuit.

【符号の説明】[Explanation of symbols]

1 アンテナ 2 RFスイッチ 3 フィルタ 4 ミキサ 5 IFビデオ増幅器 6 デコーダ 7 AGC 8 ローカル信号発生器 9 ノイズ発生器 10 BIT制御回路 11 固定ゲインコントロール信号発生器 12 切換スイッチ 1 Antenna 2 RF Switch 3 Filter 4 Mixer 5 IF Video Amplifier 6 Decoder 7 AGC 8 Local Signal Generator 9 Noise Generator 10 BIT Control Circuit 11 Fixed Gain Control Signal Generator 12 Changeover Switch

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】機上TACAN/DME装置のBITチェ
ックをコントロールするBIT制御回路と、 BIT制御回路からのスタート信号を入力して、固定の
ゲインコントロール信号を出力するゲインコントロール
信号発生器と、 AGCからのAGC信号と前記固定のゲインコントロー
ル信号とを切換えてIFビデオ増幅器に入力する切換器
と、を備えることを特徴とする機上TACAN/DME
装置のBIT回路。
1. A BIT control circuit for controlling a BIT check of an on-board TACAN / DME device, a gain control signal generator for inputting a start signal from the BIT control circuit and outputting a fixed gain control signal, and an AGC. An on-board TACAN / DME, comprising a switch for switching between the AGC signal from the input terminal and the fixed gain control signal and inputting it to an IF video amplifier.
BIT circuit of the device.
【請求項2】BITチェック時にBIT制御回路からの
スタート信号に従い、受信機のIFビデオ増幅器のゲイ
ンを一定の値に設定する固定のゲートコントロール信号
を出力する固定ゲートコントロール信号発生器と、前記
固定のゲートコントロール信号とAGC信号とを切換え
て、固定のゲートコントロール信号をIFビデオ増幅器
に入力する切換スイッチとを備えることを特徴とする機
上TACAN/DME装置のBIT回路。
2. A fixed gate control signal generator for outputting a fixed gate control signal for setting a gain of an IF video amplifier of a receiver to a constant value according to a start signal from a BIT control circuit during BIT check, and the fixed gate control signal generator. The BIT circuit of the on-board TACAN / DME device, comprising: a changeover switch for switching between the gate control signal and the AGC signal of (1) and inputting a fixed gate control signal to the IF video amplifier.
JP5134283A 1993-06-04 1993-06-04 BIT circuit of on-board TACAN / DME device Expired - Fee Related JP2518136B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5134283A JP2518136B2 (en) 1993-06-04 1993-06-04 BIT circuit of on-board TACAN / DME device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5134283A JP2518136B2 (en) 1993-06-04 1993-06-04 BIT circuit of on-board TACAN / DME device

Publications (2)

Publication Number Publication Date
JPH06347536A JPH06347536A (en) 1994-12-22
JP2518136B2 true JP2518136B2 (en) 1996-07-24

Family

ID=15124666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5134283A Expired - Fee Related JP2518136B2 (en) 1993-06-04 1993-06-04 BIT circuit of on-board TACAN / DME device

Country Status (1)

Country Link
JP (1) JP2518136B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464352B1 (en) * 2013-11-27 2014-11-21 한국공항공사 Tactical air navigation simulator
CN104698322B (en) * 2015-03-25 2017-08-08 天津七六四通信导航技术有限公司 A kind of Tacan antenna monitors system
CN110596657B (en) * 2019-09-03 2022-10-18 电子科技大学 Device for testing operation of distance measuring machine/Takang
CN112485550B (en) * 2019-09-11 2023-10-24 重庆航天工业有限公司 Built-in test system based on aircraft

Also Published As

Publication number Publication date
JPH06347536A (en) 1994-12-22

Similar Documents

Publication Publication Date Title
CA2080124A1 (en) Antenna Diversity Receiving System for Eliminating Reception Interference in Mobile Television Signal Reception
US5675395A (en) Remote receiver that coordinates command signals from differing sources including radio frequency and infrared sources
US4598426A (en) Variable intermediate bandwidth AM receiver
JP2518136B2 (en) BIT circuit of on-board TACAN / DME device
JPS6235727A (en) Receiver with self-diagnosing function
US4189679A (en) Noise detecting circuit having noise-immune AGC
EP0944255B1 (en) Digital television tuner
KR100317366B1 (en) Operation control method for low noise amplifier
JPH0432833Y2 (en)
JPH02302129A (en) Video receiver
JPS6223932B2 (en)
JPH036031Y2 (en)
JP3169469B2 (en) Receiving machine
JP2620633B2 (en) Diversity receiver
JPH05203721A (en) Radar receiver
JP2600688B2 (en) Transponder device
JPH03163973A (en) Television receiver
US3080449A (en) Remote control systems
JPS61237530A (en) On-vehicle diversity receiver
JPH0779171A (en) Receiver
JPH03265224A (en) Receiver
JPS6320193Y2 (en)
JPH0352061Y2 (en)
JPS6329446B2 (en)
JPS6252268B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120517

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees