JP2535362B2 - Subscriber circuit - Google Patents
Subscriber circuitInfo
- Publication number
- JP2535362B2 JP2535362B2 JP62312033A JP31203387A JP2535362B2 JP 2535362 B2 JP2535362 B2 JP 2535362B2 JP 62312033 A JP62312033 A JP 62312033A JP 31203387 A JP31203387 A JP 31203387A JP 2535362 B2 JP2535362 B2 JP 2535362B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- power supply
- protection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】 〔概 要〕 交換機における加入者回路に関し、 該加入者回路内の給電回路に、Ａ線地絡保護機能を持
たせることを目的とし、 Ａ線側給電回路の給電抵抗の両端電圧を、Ａ線地絡時
に、地絡保護回路によって所定の一定電圧にクランプす
ると共に、該給電回路を構成する演算増幅器の機能を、
地絡保護動作中停止するようにして該地絡保護回路の動
作を安定化するように構成する。DETAILED DESCRIPTION OF THE INVENTION [Summary] Regarding a subscriber circuit in an exchange, for the purpose of providing a power supply circuit in the subscriber circuit with an A line ground fault protection function, a power supply resistor of an A line side power supply circuit The voltage across both terminals is clamped to a predetermined constant voltage by the ground fault protection circuit at the time of the A line ground fault, and the function of the operational amplifier constituting the power supply circuit is
The operation of the ground fault protection circuit is stabilized by stopping during the ground fault protection operation.
本発明は、交換機における加入者回路に関する。 The present invention relates to subscriber circuits in exchanges.
加入者回路は種々の回路機能を果すものであり、その中
の一つに給電機能がある。この機能によって対応する加
入者の電話機に対し、Ａ線およびＢ線を介しで、直流給
電が行われる。The subscriber circuit performs various circuit functions, one of which has a power supply function. With this function, direct current power is supplied to the corresponding subscriber's telephone set via the A and B lines.
第５図は加入者回路内の一般的な給電回路を示す図で
ある。給電回路は、いわゆるＢ線側の給電用NPNトラン
ジスタQB、給電抵抗RBおよび演算増幅OPBと、いわゆる
Ａ線側の給電用PNPトランジスタQA、給電抵抗RAおよび
演算増幅器OPAとからなり、加入者の電話機TELに対し直
流電流Idcを供給する。なお、図中のBRはバイアス供給
用の分圧抵抗である。FIG. 5 is a diagram showing a general power supply circuit in the subscriber circuit. The power supply circuit includes a so-called B line side power supply NPN transistor Q B , a power supply resistor R B and an operational amplifier OP B, and a so-called A line side power supply PNP transistor Q A , a power supply resistor R A and an operational amplifier OP A. And supplies a direct current I dc to the subscriber's telephone TEL. BR in the figure is a voltage dividing resistor for bias supply.
上記演算増幅器OPBおよびOPAのうち、OPBはトランジ
スタQBへベース電流を送出し、OPAはトランジスタQAか
らベース電流を引き抜く。ただし、OPBもOPAも全く同一
構成である。OPBおよびOPAが用いられているのは、次の
理由による。OPAを代表して説明すると、OPAの非反転入
力（＋）に所定の電圧VAを印加すると、OPAのイマジナ
リーショートにより、トランジスタQAのエミッタにVAが
現れ、抵抗RAには、VA/RAなる電流が流れる。これが直
流給電電流Idcである。Of the operational amplifiers OP B and OP A , OP B sends a base current to the transistor Q B , and OP A draws a base current from the transistor Q A. However, OP B and OP A have exactly the same configuration. OP B and OP A are used for the following reasons. When described as a representative OP A, the application of a predetermined voltage V A to the non-inverting input of the OP A (+), the imaginary short of the OP A, appears V A to the emitter of the transistor Q A, resistor R A A current of V A / R A flows through. This is the DC power supply current I dc .
一般に、演算増幅器の能動状態における入出力電流
（第５図の,I）は20〜30mAと大きく、トランジスタ
QA,QBを極めて安定に動作させることができる。Generally, the input / output current (I in Fig. 5) in the active state of the operational amplifier is as large as 20 to 30 mA, and
Q A and Q B can be operated extremely stably.
演算増幅器の入出力電流が大であることは動作特性上
好ましいことである。ところが、入出力電流が大である
ことが却って不都合となる場合がある。例えば、Ａ線の
地絡保護回路を、Ａ線側の給電回路FAに付帯せしめた場
合、上記入出力電流は、当該給電回路が停止状態（電話
機TELがオンフックのまま）であっても、その大入出力
電流のために、該地絡保護回路を介し、演算増幅器OPA
が電流を引き込んでしまう。このため、その地絡保護回
路が正常に動作しないことがある。A large input / output current of the operational amplifier is preferable in terms of operating characteristics. However, a large input / output current may be disadvantageous. For example, when the ground fault protection circuit for line A is attached to the power supply circuit F A on the side of line A , the above-mentioned input / output current is generated even if the power supply circuit is in a stopped state (the telephone TEL remains on-hook). Due to its large input / output current, through the ground fault protection circuit, the operational amplifier OP A
Draws current. Therefore, the ground fault protection circuit may not operate normally.
本発明は、Ａ線地絡時にＡ線側の給電回路に流れる過
電流を抑圧する地絡保護回路を含み、かつ、その地絡保
護機能が演算増幅器の存在によって損なわれないように
した加入者回路を提供することを目的とするものであ
る。The present invention includes a ground fault protection circuit that suppresses an overcurrent that flows in a power feeding circuit on the A line side at the time of an A line ground fault, and a subscriber that prevents the ground fault protection function from being impaired by the presence of an operational amplifier. It is intended to provide a circuit.
本発明に係る加入者回路は、前記給電回路FAに付帯す
る地絡保護回路を備え、この地絡保護は、給電抵抗RAの
両端電圧を２つの保護用トランジスタのVCEおよびVBEに
よって所定の一定電圧にクランプすると共に、これら２
つの保護用トランジスタの動作電流が安定化されるよう
に、前記地絡保護回路内の過電流検出部から送出される
検出電流によって前記演算増幅器の機能を停止させるよ
うにする。The subscriber circuit according to the present invention is provided with a ground fault protection circuit incidental to the power feeding circuit F A , and this ground fault protection uses the voltage across the power feeding resistor R A by the two protection transistors V CE and V BE . These are clamped to a predetermined constant voltage and these 2
The function of the operational amplifier is stopped by the detection current sent from the overcurrent detection unit in the ground fault protection circuit so that the operating currents of the two protection transistors are stabilized.
過大な地絡電流が給電抵抗RAに流れようとしても、そ
の両端電圧は上記のVCE＋VBEによって一定値に抑えら
れ、この給電抵抗RAに流れる電流は（VCE＋VBE）/RAに
固定される。Even if an excessive ground-fault current tries to flow in the feeding resistor R A , the voltage across it is suppressed to a constant value by the above V CE + V BE , and the current flowing in this feeding resistor R A is (V CE + V BE ) / R Fixed to A.
ところが上記のVCEやVBEは、前記演算増幅器の大きな
引込み電流の影響を受け、所定の値から変動してしま
う。給電抵抗RAは通常、数10Ωと小さいため、VCEおよ
びVBEが僅かに変動しても、RAを流れる電流の変化は大
である。However, the above-mentioned V CE and V BE are affected by a large pull-in current of the operational amplifier and fluctuate from a predetermined value. Since the feed resistance R A is usually as small as several tens of Ω, even if V CE and V BE are slightly changed, the change in the current flowing through R A is large.
そこで、地絡保護動作中は、上記の引込み電流を零に
するよう、演算増幅器の機能を停止させるようにする。Therefore, during the ground fault protection operation, the function of the operational amplifier is stopped so that the pull-in current becomes zero.
第１図は本発明に係る加入者回路の一実施例を示す図
である。本図において、一点鎖線より右側が本発明にお
いて設計変更された演算増幅器10であり、その左側に
は、第５図に示した給電抵抗RA、Ａ線側給電用トランジ
スタQAおよびＡ線と、地絡保護回路40がある。この地絡
保護回路40は、過電流検出部41と、トランジスタQC,QD
および抵抗RT,RSとからなる。さらに詳しく言えば、こ
の地絡保護回路40は、給電抵抗RAの一端にコレクタが接
続される保護用NPNトランジスタQCと、エミッタが該保
護用NPNトランジスタQCのエミッタに接続されベースが
給電抵抗RAの他端に接続されコレクタが給電用PNPトラ
ンジスタQAのベースに接続される保護用PNPトランジス
タQDと、保護用NPNトランジスタQCのエミッタおよびベ
ース間に接続されQCを飽和させるための第１抵抗Rrと、
給電用PNPトランジスタQAのベースおよび低電圧源VBBと
の間に接続される動作保証用の第２抵抗RSと、Ａ線に過
電流が流れたときにこれを検出して保護用NPNトランジ
スタおよび前記保護用PNPトランジスタQC,QD作動させる
駆動電流IOを保護用NPNトランジスタQCのベースから通
電すると共に検出電流ISTを出力する過電流検出部41と
から構成する。FIG. 1 is a diagram showing an embodiment of a subscriber circuit according to the present invention. In the figure, the right side of the alternate long and short dash line is the operational amplifier 10 whose design is changed in the present invention, and the left side thereof is the power feeding resistor R A , the A line side power feeding transistor Q A and the A line shown in FIG. There is a ground fault protection circuit 40. The ground fault protection circuit 40 includes an overcurrent detection unit 41 and transistors Q C and Q D.
And resistors R T and R S. More specifically, the ground fault protection circuit 40 includes a protection NPN transistor Q C having a collector connected to one end of a power supply resistor R A , and an emitter connected to the emitter of the protection NPN transistor Q C to supply power to the base. and protection PNP transistor Q D which is connected to the base of the connected PNP transistor Q a power supply collector to the other end of the resistor R a, thereby being connected between the emitter and the base of the protective NPN transistor Q C saturate the Q C The first resistance R r for
A second resistor R S for operation guarantee connected between the base of the power supply PNP transistor Q A and the low voltage source V BB, and an NPN for protection by detecting this when an overcurrent flows through the A line The transistor and the protection PNP transistors Q C and Q D are constituted by an overcurrent detection unit 41 which supplies a drive current I O for operating from the base of the protection NPN transistor Q C and outputs a detection current I ST .
過電流検出部41は地絡に伴う過大な電流を検出したと
き、駆動電流IOと、検出電流ISTを出力する。駆動電流I
Oが出力されたとき、すなわち過大な電流Idcが流れよう
としたとき、まずトランジスタQCは飽和し、トランジス
タQDがオンする。かくして、抵抗RAの両端には、VCE＋V
BE（VCEはQCのコレクターエミッタ間飽和電圧で約0.1
V、VBEはQDのベース−エミッタ電圧で約0.7V）なる電圧
が印加され、Idcは（VCE＋VBE）/RAに制限されてしま
う。ここに地絡による過電流を抑圧することが可能とな
る。The overcurrent detection unit 41 outputs a drive current I O and a detection current I ST when it detects an excessive current due to a ground fault. Drive current I
When O is output, that is, when an excessive current I dc is about to flow, the transistor Q C is first saturated and the transistor Q D is turned on. Thus, V CE + V is present across resistor R A.
BE (V CE is the saturation voltage between the collector and emitter of Q C of about 0.1
A voltage of about 0.7 V which is the base-emitter voltage of Q D is applied to V and V BE , and I dc is limited to (V CE + V BE ) / RA . Here, it becomes possible to suppress an overcurrent due to a ground fault.
この場合、検出電流ISTによって演算増幅器10の動作
を停止せしめるようにし、トランジスタQ1からの電流の
引き込みを禁止する。In this case, the operation of the operational amplifier 10 is stopped by the detection current I ST , and the current drawing from the transistor Q 1 is prohibited.
もし、演算増幅器10が動作を停止していないならば、
既述したようにトランジスタQ1は20〜30mAという大きな
電流を引き込み続けることになり、トランジスタQC,QD,
QAが正常に動作できなくなってしまう。そこで、過電流
検出部41より駆動電流IOが供給されるときには、演算増
幅器10の動作を停止するようにし、この結果、トランジ
スタQ1からの大電流の引込みをなくする。ただし、電流
の引込みが全くなくなると、こんどはトランジスタQC,Q
Dが動作しなくなり、本来の電流制限機能が失われるの
で、トランジスタQC,QDが正常に動作を維持できる程度
の電流を流せるようにする必要がある。このために設け
たのが動作保護用の抵抗RSである。If the operational amplifier 10 is not stopped,
As described above, the transistor Q 1 continues to draw a large current of 20 to 30 mA, and the transistors Q C , Q D ,
Q A cannot operate normally. Therefore, when the drive current I O is supplied from the overcurrent detection unit 41, the operation of the operational amplifier 10 is stopped, and as a result, a large current is not drawn from the transistor Q 1 . However, when there is no current drawn, the transistor Q C , Q
Since D does not operate and the original current limiting function is lost, it is necessary to allow a sufficient current to flow through the transistors Q C and Q D. A resistor R S for operation protection is provided for this purpose.
第１図に示した演算増幅器10は、検出電流ISTによっ
てその動作を自ら停止できるものでなければならない。
このために、本発明では以下に詳述する演算増幅器を用
いる。The operational amplifier 10 shown in FIG. 1 must be capable of stopping its operation by the detection current I ST .
For this purpose, the present invention uses an operational amplifier, which will be described in detail below.
第２図は本発明で用いる演算増幅器10の概略ブロック
図である。本図において、演算増幅器10は、差動入力段
11と、高利得増幅段12と、出力段13と、これらの各段
（11,12,13）を駆動するための電流ICを生成する電流源
14とから構成され、電流ICは電流停止部20によって断続
可能である。断のときは、前記の検出電流ISTが入力さ
れる。FIG. 2 is a schematic block diagram of the operational amplifier 10 used in the present invention. In this figure, the operational amplifier 10 is a differential input stage.
11, a high-gain amplifier stage 12, an output stage 13, and a current source for generating a current I C for driving each of these stages (11, 12, 13)
14 and the current I C can be interrupted by the current stop unit 20. In the case of disconnection, the above detection current I ST is input.
演算増幅器10は、自内の電流源14によって電流を供給
され、演算増幅機能を果すことに着目し、演算増幅器自
身の動作を停止するために、電流源14からの電流ICを断
つようにしたものである。このために電流停止部20があ
る。The operational amplifier 10 is supplied with a current by its own current source 14, paying attention to the fact that it performs an operational amplification function, so that the current I C from the current source 14 is cut off in order to stop the operation of the operational amplifier itself. It was done. For this purpose there is a current stop 20.
かくして、出力段13の出力に制限抵抗を設けたり、電
源（高電圧源VCC,低電圧源VBB）線にアナログスイッチ
を挿入したりすることなく、演算増幅器自身を無理なく
動作停止可能とする。Thus, the operational amplifier itself can be reasonably stopped without providing a limiting resistor at the output of the output stage 13 or inserting an analog switch in the power supply (high voltage source V CC , low voltage source V BB ) line. To do.
第３図は第２図の構成を具体化した図である。本図に
おいて、第２図と対応する部分は同一の参照番号又は記
号を付して示す。すなわち、差動入力段11はトランジス
タQ6,Q7からなり、高利得増幅段12はトランジスタQ2,
Q8,Q9からなり、出力段13はトランジスタQ0,Q1からな
る。また、電流源14はカレントミラー回路31からなる定
電流源14−１を有し、さらにこれと電流線Ｌで結ばれる
電流供給部14−２を有する。これはカレントミラー回路
32を備える。定電流源14−１はダイオードＤを有し、そ
の順方向降下電圧を抵抗Ｒの抵抗値で除した電流値の電
流ICを生成する。電流ICは、電流供給部14−２を介して
各段（11,12,13）に供給され、これらを駆動する。FIG. 3 is a diagram embodying the configuration of FIG. In this figure, parts corresponding to those in FIG. 2 are shown with the same reference numerals or symbols. That is, the differential input stage 11 consists of transistors Q 6 and Q 7 , and the high gain amplification stage 12 consists of transistors Q 2 and Q 7 .
It consists Q 8, Q 9, the output stage 13 consists of transistors Q 0, Q 1. The current source 14 has a constant current source 14-1 composed of a current mirror circuit 31, and further has a current supply unit 14-2 connected to the constant current source 14-1 by a current line L. This is a current mirror circuit
With 32. The constant current source 14-1 has a diode D, and generates a current I C having a current value obtained by dividing the forward drop voltage by the resistance value of the resistor R. The current I C is supplied to each stage (11, 12, 13) via the current supply unit 14-2 and drives them.
電流停止部（第２図の20）は、バイパス手段21として
実現される。バイパス手段21は演算増幅機能停止信号す
なわち検出電流ISTにより導通し、カレントミラー回路3
1の入力トランジスタQ11に流れていた電流をバイパスし
てしまう。これに伴い、その出力トランジスタQ10に流
れていた電流ICもしゃ断されてしまう。この結果、演算
増幅器は動作を停止する。The current stop unit (20 in FIG. 2) is realized as the bypass means 21. The bypass means 21 becomes conductive by the operation amplification stop signal, that is, the detection current I ST , and the current mirror circuit 3
It bypasses the current flowing through the input transistor Q 11 of 1. Along with this, the current I C flowing in the output transistor Q 10 is also cut off. As a result, the operational amplifier stops operating.
第４図はバイパス手段を具体的に表す図であり、第３
図におけるバイパス手段21がスイッチトランジスタQ12
で具体化されている。そのベースに検出電流ISTが供給
されると、スイッチトランジスタQ12は飽和し、そのコ
レクターエミッタ間電圧VCEは、例えば0.1〜0.2V程度に
減少する。このため、抵抗Ｒには、前述したダイオード
Ｄの順方向降下電圧（通常、0.7V位）が与えられず、電
流ICは殆ど流れなくなる。この結果、演算増幅器は動作
を停止する。FIG. 4 is a diagram specifically showing the bypass means.
The bypass means 21 in the figure is a switch transistor Q 12
Is embodied in. When the detection current I ST is supplied to its base, the switch transistor Q 12 is saturated, and its collector-emitter voltage V CE is reduced to, for example, about 0.1 to 0.2V. For this reason, the forward drop voltage of the diode D (usually about 0.7 V) is not applied to the resistor R, and the current I C hardly flows. As a result, the operational amplifier stops operating.
なお、新設のバイパス手段21（トランジスタQ12）を
付加する場合、これを付加するための外部端子が市販の
オペアンプには設けられていないので、LSI化するとき
に予めバイパス手段21を組み込んでおくのが望ましく、
またそのLSIパッケージには検出電流ISTの入力端子を設
けておく必要がある。In addition, when the newly installed bypass means 21 (transistor Q 12 ) is added, the external terminal for adding this is not provided in the commercially available operational amplifier, so the bypass means 21 is incorporated in advance when the LSI is formed. Is desirable,
Also, the LSI package must be provided with an input terminal for the detection current I ST .
以上説明したように本発明によれば、Ａ線地絡時に給
電回路FAに流れるで電流Idcを所定の一定値に正確に制
限することのできる地絡保護回路40を具備した加入者回
路が実現される。この場合、給電回路FAを構成する演算
増幅器の動作を、Ａ線地絡時に停止させなければならな
いが、この停止のための構成がシンプルに実現される。As described above, according to the present invention, the subscriber circuit provided with the ground fault protection circuit 40 capable of accurately limiting the current I dc to a predetermined constant value by flowing into the power supply circuit F A at the time of the A line ground fault. Is realized. In this case, the operation of the operational amplifier that constitutes the power supply circuit F A must be stopped at the time of the A-line ground fault, but the configuration for this stop is simply realized.
第１図は本発明に係る加入者回路の一実施例を示す図、 第２図は本発明で用いる演算増幅器の概略ブロック図、 第３図は第２図の構成を具体化した図、 第４図はバイパス手段を具体的に表す図、 第５図は加入者回路内の一般的な給電回路を示す図であ
る。 図において、 10……演算増幅器、11……差動入力段、12……高利得増
幅段、13……出力段、14……電流源、20……電流停止
部、21……バイパス手段、40……地絡保護回路、41……
過電流検出部、Q10……出力トランジスタ、Q11……入力
トランジスタ、Q12……スイッチトランジスタ、QC……
保護用NPNトランジスタ、QD……保護用PNPトランジス
タ。1 is a diagram showing an embodiment of a subscriber circuit according to the present invention, FIG. 2 is a schematic block diagram of an operational amplifier used in the present invention, FIG. 3 is a diagram embodying the configuration of FIG. FIG. 4 is a diagram specifically showing the bypass means, and FIG. 5 is a diagram showing a general power supply circuit in the subscriber circuit. In the figure, 10 ... Operational amplifier, 11 ... Differential input stage, 12 ... High gain amplification stage, 13 ... Output stage, 14 ... Current source, 20 ... Current stopping unit, 21 ... Bypass means, 40 …… Ground fault protection circuit, 41 ……
Overcurrent detector, Q 10 …… Output transistor, Q 11 …… Input transistor, Q 12 …… Switch transistor, Q C ……
Protective NPN transistor, Q D ...... Protective PNP transistor.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 和美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山本 雄三 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭60−239122（ＪＰ，Ａ) 特開 昭61−177805（ＪＰ，Ａ) 特開 昭60−123114（ＪＰ，Ａ) 特開 昭62−6505（ＪＰ，Ａ) 実開 昭58−191708（ＪＰ，Ｕ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Kazumi Kinoshita, 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa, Fujitsu Limited (72) Inventor, Yuzo Yamamoto 1015, Uedaka, Nakahara-ku, Kawasaki, Kanagawa, Fujitsu Limited ( 56) References JP 60-239122 (JP, A) JP 61-177805 (JP, A) JP 60-123114 (JP, A) JP 62-6505 (JP, A) Sho 58-191708 (JP, U)
Claims (1)
って、該Ａ線に一端が接続される給電抵抗（RA）と、エ
ミッタが該給電抵抗の他端に接続されコレクタが低電圧
源（VBB）に接続される給電用PNPトランジスタ（QA）
と、出力が前記給電用PNPトランジスタのベースに接続
され非反転入力（＋）に所定電圧（VA）が印加され反転
入力（−）が前記エミッタに接続される演算増幅器（1
0）とから構成される給電回路（FA）と、 前記Ａ線に生じた地路に起因して前記給電回路に過電流
が流れることを防止する地絡保護回路と、を少なくとも
有する加入者回路において、 前記地絡保護回路（40）は、 前記給電抵抗の前記一端にコレクタが接続される保護用
NPNトランジスタ（QC）と、エミッタが該保護用NPNトラ
ンジスタのエミッタに接続されベースが前記給電抵抗の
前記他端に接続されコレクタが前記給電用PNPトランジ
スタのベースに接続される保護用PNPトランジスタ
（QD）と、前記保護用NPNトランジスタのエミッタおよ
びベース間に接続される第１抵抗（RT）と、前記給電用
PNPトランジスタのベースおよび前記低電圧源との間に
接続される第２抵抗（RS）と、前記Ａ線に前記過電流が
流れたときにこれを検出して前記保護用NPNトランジス
タおよび前記保護用PNPトランジスタを作動させる駆動
電流（Io）を前記保護用NPNトランジスタのベースから
通電すると共に検出電流（IST）を出力する過電流検出
部（41）とから構成し、 また、前記演算増幅器は、 差動入力段（11）と、高利得増幅段（12）と、出力段
（13）と、これらの各段（11,12,13）を駆動するための
電流（IC）を生成する電流源（14）と、前記電流（IC）
を停止可能な電流停止部（20）とから構成されると共
に、前記電流源は定電流源（14−１）を有し、かつ、該
定電流源は、高電圧源（VCC）と前記低電圧源の間に接
続される入力トランジスタ（Q11）と、一端において該
低電圧源に接続し他端において前記電流（Ic）を通電す
る出力トランジスタ（Q10）との対からなるカレントミ
ラー回路（31）によって形成され、 前記電流停止部（20）は、前記カレントミラー回路の前
記入力トランジスタに対して並列接続されるバイパス手
段（21）からなり、該バイパス手段を導通せしめること
により演算増幅機能を停止するようにし、 ここに該バイパス手段はスイッチトランジスタ（Q12）
からなり、該スイッチトランジスタはそのベースに前記
検出電流を受けて導通することを特徴とする加入者回
路。1. A power supply circuit provided on the A line side of an exchange, wherein a power supply resistor (R A ) having one end connected to the A line and an emitter connected to the other end of the power supply resistor and a collector having a low voltage. Power supply PNP transistor (Q A ) connected to the voltage source (V BB ).
And an output connected to the base of the power feeding PNP transistor, a predetermined voltage ( VA ) is applied to the non-inverting input (+), and an inverting input (-) is connected to the emitter (1).
0) from the configured power supply circuit (F A), the subscriber having at least a ground fault protection circuit that prevents overcurrent from flowing to the power supply circuit due to the ground path generated in the A line In the circuit, the ground fault protection circuit (40) is for protection in which a collector is connected to the one end of the power feeding resistor.
An NPN transistor (Q C ) and a protection PNP transistor (emitter connected to the emitter of the protection NPN transistor, a base connected to the other end of the power supply resistor, and a collector connected to the base of the power supply PNP transistor ( Q D ), a first resistor (R T ) connected between the emitter and base of the protection NPN transistor, and the power supply
A second resistor (R S ) connected between the base of the PNP transistor and the low-voltage source, and detecting the overcurrent when the overcurrent flows through the A line to detect the protection NPN transistor and the protection. And a driving current (I o ) for operating the protection PNP transistor from the base of the protection NPN transistor and an overcurrent detection section (41) for outputting a detection current (I ST ). Generates a differential input stage (11), a high gain amplification stage (12), an output stage (13) and a current (I C ) for driving each of these stages (11,12,13) Current source (14) and said current (I C )
And a constant current source (14-1), and the constant current source includes a high voltage source (V CC ) and the constant voltage source (V CC ). A current consisting of a pair of an input transistor (Q 11 ) connected between low voltage sources and an output transistor (Q 10 ) connected to the low voltage source at one end and carrying the current (I c ) at the other end. The current stop unit (20) is formed by a mirror circuit (31), and the current stop unit (20) is composed of bypass means (21) connected in parallel to the input transistor of the current mirror circuit. The amplification function is stopped, and the bypass means is a switch transistor (Q 12 )
The subscriber circuit is characterized in that the switch transistor conducts upon receiving the detection current at its base.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62312033A JP2535362B2 (en) | 1987-12-11 | 1987-12-11 | Subscriber circuit |
| CA000569417A CA1333189C (en) | 1987-06-17 | 1988-06-14 | Protection circuit for battery feed circuit |
| DE88109654T DE3884283T2 (en) | 1987-06-17 | 1988-06-16 | Protection circuit for a battery supply circuit. |
| EP88109654A EP0295683B1 (en) | 1987-06-17 | 1988-06-16 | Protection circuit for battery feed circuit |
| US07/207,635 US4862309A (en) | 1987-06-17 | 1988-06-16 | Protection circuit for battery feed circuit |
| AU18120/88A AU604130B2 (en) | 1987-06-17 | 1988-06-17 | Protection circuit for battery feed circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62312033A JP2535362B2 (en) | 1987-12-11 | 1987-12-11 | Subscriber circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01154610A JPH01154610A (en) | 1989-06-16 |
| JP2535362B2 true JP2535362B2 (en) | 1996-09-18 |
Family
ID=18024411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62312033A Expired - Fee Related JP2535362B2 (en) | 1987-06-17 | 1987-12-11 | Subscriber circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535362B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905844B1 (en) * | 2007-11-15 | 2009-07-02 | 삼성전기주식회사 | Light emitting device driving device |
-
1987
- 1987-12-11 JP JP62312033A patent/JP2535362B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01154610A (en) | 1989-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065605B2 (en) | DC stabilized power supply | |
| US4004242A (en) | Apparatus for supplying symmetrically limited bidirectional signal currents | |
| JP3394389B2 (en) | DC stabilized power supply circuit | |
| US4232273A (en) | PNP Output short circuit protection | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| US3526846A (en) | Protective circuitry for high fidelity amplifier | |
| US3996498A (en) | Current limiting circuit and method | |
| JPH0121703B2 (en) | ||
| US4862309A (en) | Protection circuit for battery feed circuit | |
| EP0391055B1 (en) | Output stage for an operational amplifier | |
| US4821000A (en) | Audio output amplifier | |
| JP2535362B2 (en) | Subscriber circuit | |
| JP3779838B2 (en) | Current limit circuit | |
| EP0715405A2 (en) | Amplifier circuit and method | |
| JP2533201B2 (en) | AM detection circuit | |
| JPH0158684B2 (en) | ||
| US4284912A (en) | Switching circuits for differential amplifiers | |
| US4764688A (en) | Output current darlington transistor driver circuit | |
| EP0613238B1 (en) | Limitation of current absorption under short-to-plus-unpowered (SPU) conditions of the output node of an amplifier | |
| KR930011741B1 (en) | Output stage current limiting circuit | |
| JP3318161B2 (en) | Low voltage operation type amplifier and optical pickup using the same | |
| JP3243947B2 (en) | Operational amplifier | |
| JP3747591B2 (en) | Semiconductor circuit | |
| JP3179273B2 (en) | Constant current circuit | |
| JP3349334B2 (en) | Differential amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |