Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2544416B2 - テストデ―タ生成処理方式 - Google Patents
[go: Go Back, main page]

JP2544416B2 - テストデ―タ生成処理方式 - Google Patents

テストデ―タ生成処理方式

Info

Publication number
JP2544416B2
JP2544416B2 JP62305314A JP30531487A JP2544416B2 JP 2544416 B2 JP2544416 B2 JP 2544416B2 JP 62305314 A JP62305314 A JP 62305314A JP 30531487 A JP30531487 A JP 30531487A JP 2544416 B2 JP2544416 B2 JP 2544416B2
Authority
JP
Japan
Prior art keywords
adapter
test data
control module
tester
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62305314A
Other languages
English (en)
Other versions
JPH01147637A (ja
Inventor
敬藏 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62305314A priority Critical patent/JP2544416B2/ja
Publication of JPH01147637A publication Critical patent/JPH01147637A/ja
Application granted granted Critical
Publication of JP2544416B2 publication Critical patent/JP2544416B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔概 要〕 計算機のアダプタ及びアダプタ制御モジュールのテス
トに関し、 誤りの無いテストデータを容易に生成するためのテス
トデータ生成処理方式を目的とし、 アダプタと、該アダプタを制御する制御モジュール
と、所要のテストデータ入力に従って該アダプタと制御
情報を授受して、該アダプタのテストを行うアダプタテ
スタと、所要のテストデータ入力に従って該制御モジュ
ールと制御情報を授受して、該制御モジュールのテスト
を行う制御モジュールテスタとを有する計算機システム
において、該アダプタテスタには、該制御モジュールテ
スタのための該テストデータを、該アダプタのテストの
実行中に授受する該制御情報に基づいて採集する手段を
設け、該制御モジュールテスタには、該アダプタテスタ
のための該テストデータを、該制御モジュールのテスト
の実行中に授受する該制御情報に基づいて採集する手段
を設けるように構成する。
〔産業上の利用分野〕
本発明は、計算機におけるアダプタ及びアダプタ制御
モジュールをテストする場合の、テストデータの生成処
理方式に関する。
アダプタ及びアダプタ制御モジュールをそれぞれの各
テストモジュールでテストする場合には、そのテストモ
ジュールに所要のコマンド或いは応答情報等を指定する
テストデータを与えることが必要になる。
〔従来の技術と発明が解決しようとする問題点〕
第3図は計算機システムの構成例を示すブロック図で
ある。
計算機1に接続するアダプタ2は、プリンタ、入力装
置、記憶装置等の所要のデバイス3を接続して、計算機
1で実行されるアダプタ制御モジュール(以下において
制御モジュールという)4のプログラムの制御の下に、
デバイス3と計算機1との間のデータ入出力等の、いわ
ゆる入出力処理の動作を制御する。
このために制御モジュール4は、応用プログラム5等
の入出力処理要求により、例えば所要の入出力処理の各
ステップにおいて、必要なコマンド等を計算機1の主記
憶領域上に準備して、アダプタ2を起動する。
アダプタ2は、起動時に例えば計算機1の特定のレジ
スタに設定されている情報から順次コマンド及びそのコ
マンドに関連する制御情報及びバッファ等(以下におい
てそれらを総称してコマンド情報という)の記憶アドレ
スを知り、主記憶領域にアクセスしてそれらのコマンド
情報により指定の制御動作を実行する。
アダプタ2は指定のコマンドに基づく処理の実行を終
わると、処理結果の各種状態情報をコマンドに対する完
了情報として制御モジュール4に渡すので、制御モジュ
ール4はそれを応用プログラム5に通知し、又はその結
果により次のコマンドを発行し、このようにコマンドと
完了情報との授受によって入出力処理を進める。
このようなアダプタ及び制御モジュールのテストのた
めに、アダプタテスタ6及び制御モジュールテスタ7が
使用される。
アダプタテスタ6は、テストするアダプタ2に対して
制御モジュール4として見えるように同じインタフェー
スによって接続し、適当なテストデータ8を入力して起
動する。
アダプタテスタ6はそこで、テストデータ8に従って
コマンド情報を準備して、アダプタ2を起動し、アダプ
タ2から前記のようにして完了情報を受け取ると、テス
トデータ8に従って次のコマンド情報を準備して、アダ
プタ2に渡すように制御する。
このようなコマンドと完了情報の授受をテストデータ
8に指定されたコマンドだけ繰り返し、例えばその間に
授受した完了情報(又はコマンドと完了情報)を時刻順
にアダプタテスタ6のトレース領域に保持し、後に試験
者がそのトレース情報を読み出して調べることにより、
アダプタ2の処理をチェックすることができる。
制御モジュールテスタ7は制御モジュール4に対して
アダプタ2として見えるように同じインタフェースによ
って接続し、適当なテストデータ9を入力して起動し、
又テストされる制御モジュール4に、適当な応用プログ
ラム5から入出力処理要求を発行して制御を開始させ
る。
制御モジュール4は前記のように動作してアダプタの
起動を実行するが、アダプタ2に代わって制御モジュー
ルテスタ7がその起動を受けてコマンド等を受領し、そ
こでテストデータ9から順次取り出すデータにより指定
される完了情報を生成して、制御モジュール4に返送す
る。
その完了情報に応じて、制御モジュール4が次のコマ
ンドを発行すると、制御モジュールテスタ7が、前記の
ようにコマンドを受け取り、テストデータ9で指定され
た次の完了情報を返送し、このようにコマンドと完了情
報の授受を繰り返し、この間に前記アダプタテスタ6の
場合と同様に、授受した情報をトレース領域に保持し、
試験者によるチェックを可能にする。
以上のために、テストデータ8及び9は、例えば使用
するデータの領域を使用順に指示するように構成したシ
ーケンス情報と、シーケンス情報により指示される各コ
マンド情報及び完了情報又はそれらの情報を生成するた
めのデータからなり、それらのテストデータを適当に設
定することにより、コマンド情報に関する論理的インタ
フェースを同じくするアダプタについては、1種類のア
ダプタテスタ及び制御モジュールテスタを、各種アダプ
タ及び制御モジュールのテストに対応させることができ
る。
このようなテストデータは、当然正しい内容のコマン
ド情報等が正しいシーケンスで生成されるように設定し
なければならないが、しばしば作成上の誤りを生じ易
く、その場合には正しいテストができず、且つテストデ
ータの誤りと、テストされるアダプタ又は制御モジュー
ルの誤りとを識別することが困難で、修正に多大の工数
を要するという問題がある。
本発明は、計算機のアダプタ及び制御モジュールのテ
ストにおいて、誤りの無いテストデータを容易に生成す
るためのテストデータ生成処理方式を目的とする。
〔問題点を解決するための手段〕
第1図は、本発明の構成を示すブロック図である。
図は計算機システムの構成を示し、11は計算機10で実
行され、アダプタ2のテストと共にテストデータ生成部
12によってテストデータ13を生成するアダプタテスタ、
14は制御モジュール4のテストを実行すると共に、テス
トデータ生成部15によってテストデータ16を生成する制
御モジュールテスタである。
〔作 用〕
テストデータ生成処理のために、既に完成しているア
ダプタ2及び制御モジュール4を、アダプタテスタ11及
び制御モジュールテスタ14に接続し、先ず適当な応用プ
ログラム5から制御モジュール4に所要の入出力処理要
求を発行して制御モジュール4の処理を開始させて、制
御モジュールテスタ14のテスト動作を起動する。
制御モジュールテスタ14はテスト動作を実行し、その
際返送する完了情報はテストデータ13に追加される最新
データによって生成する。同時に、テストデータ生成部
15に通知して、その時のコマンド情報についてテストデ
ータを生成しテストデータ16に追加させる。
アダプタテスタ11はテストデータ16の最新のデータに
従ってコマンド情報を準備してアダプタ2を起動し、ア
ダプタ2から完了情報を受けるとテストデータ生成部12
に通知して、その完了情報についてテストデータを生成
しテストデータ13に追加させる。
制御モジュール4が指示された入出力処理を終わるま
で、以上の動作を反復することにより、テストデータ13
及び16に順次データが追加されてテストデータが完成す
る。
以上の処理方式により、正しいテストデータを自動的
に生成することができる。
〔実施例〕
第1図のアダプタテスタ11はテストデータ16を入力と
して、アダプタ2のテストを前記従来のアダプタテスタ
6と同様に行う機能を有し、又制御モジュールテスタ14
はテストデータ13を入力として、制御モジュール4のテ
ストを前記従来の制御モジュールテスタ7と同様に行う
機能を有し、但し例えばテストモードとテストデータ生
成モードを設けて、テストデータ生成モードの場合に
は、従来と同様のテスト動作と並行して、以下に述べる
ようにしてテストデータの生成を実行するように構成す
る。
テストデータの生成を行う場合には、デバイス3を制
御するアダプタ2、及びアダプタ2を制御する制御モジ
ュール4は、それぞれ既に完成されているものを、アダ
プタテスタ11及び制御モジュールテスタ14に接続して処
理を開始する。
以下第2図に示す処理の流れ図を併せて参照して説明
する。なお、以下の説明ではトレース情報の採取につい
ては省略する。
先ず適当な応用プログラム5から制御モジュール4に
所要の入出力処理要求を発行させる。前記のように制御
モジュール4はコマンド情報を準備してアダプタの起動
を実行するので、アダプタ2に代わって制御モジュール
テスタ14がその起動を受けてコマンド等を受領する(第
2図の処理ステップ20)。
そこで処理ステップ21で識別して通常のテストモード
であれば処理ステップ24に進んで、テストデータ13から
順次取り出すデータにより指定される完了情報を生成し
て、制御モジュール4に返送するが、そうでない場合に
は処理ステップ22に進み、テストデータを生成する。
そのために処理ステップ22では、テストデータ生成部
15に通知し、テストデータ生成部15がその時のコマンド
情報を取得して、シーケンス情報とコマンド情報からな
るデータを生成し、テストデータ16に追加する。
次の処理ステップ23で、テストデータ13にシーケンス
上で前回の次のデータ(今の場合は最初のデータ)があ
るかチェックし、無ければ追加されるのを待つ。
所要のシーケンスのデータが追加されれば処理ステッ
プ24で所要シーケンスのデータ(今の場合は追加された
最新データ)により、完了情報を生成して制御モジュー
ル4に返送し、処理ステップ20に戻って次の起動を待
つ。
その完了情報に応じて、制御モジュール4が次のコマ
ンドを発行すると、制御モジュールテスタ14は、前記の
ような処理を繰り返す。
アダプタテスタ11ではテストデータ16からシーケンス
順にコマンド情報のデータを取り出して処理するが、所
要のシーケンス順のデータがあるか処理ステップ25でチ
ェックし、無ければ待って、前記のようにしてテストデ
ータ生成部15によりデータが追加されると、処理ステッ
プ26に進み、コマンド情報を準備してアダプタ2を起動
する。
そこでアダプタ2がコマンドを実行して完了情報を返
すので、アダプタテスタ11は処理ステップ27で完了情報
を受け取り、処理ステップ28で識別して通常のテストモ
ードであれば、次のコマンド発行のために処理ステップ
25に戻る。
しかしテストデータ生成であれば、処理ステップ29で
テストデータ生成部12に完了情報を渡し、テストデータ
生成部12によってその完了情報を指定するデータをシー
ケンス情報と共にテストデータ13に追加した後、処理ス
テップ25に戻る。
制御モジュール4が指示された入出力処理を終わるま
で、以上の動作を反復することにより、テストデータ13
及び16に順次データが追加されてテストデータが完成
し、このテストデータは例えばアダプタ2及び制御モジ
ュール4の改良版のテスト等に有効に利用される。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、計算
機のアダプタ及びアダプタ制御モジュールのテストにお
いて、誤りの無いテストデータを容易に自動生成できる
ので、テストの信頼性を向上し、テスト工数を削減する
という著しい工業的効果がある。
【図面の簡単な説明】
第1図は本発明の構成を示すブロック図、 第2図は本発明の処理の流れ図、 第3図は従来の構成例を示すブロック図である。 図において、 1、10は計算機、2はアダプタ、 3はデバイス、4は制御モジュール、 5は応用プログラム、6、11はアダプタテスタ、 7、14は制御モジュールテスタ、 8、9、13、16はテストデータ、 12、15はテストデータ生成部、 19〜29は処理ステップを示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】アダプタ(2)と、該アダプタを制御する
    制御モジュール(4)と、所要のテストデータ入力に従
    って該アダプタと制御情報を授受して、該アダプタのテ
    ストを行うアダプタテスタ(11)と、所要のテストデー
    タ入力に従って該制御モジュールと制御情報を授受し
    て、該制御モジュールのテストを行う制御モジュールテ
    スタ(14)とを有する計算機システムにおいて、 該アダプタテスタ(11)には、該制御モジュールテスタ
    のための該テストデータを、該アダプタのテストの実行
    中に授受する該制御情報に基づいて採集する手段(12)
    を設け、 該制御モジュールテスタ(14)には、該アダプタテスタ
    のための該テストデータを、該制御モジュールのテスト
    の実行中に授受する該制御情報に基づいて採集する手段
    (15)を設けたことを特徴とするテストデータ生成処理
    方式。
JP62305314A 1987-12-02 1987-12-02 テストデ―タ生成処理方式 Expired - Lifetime JP2544416B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62305314A JP2544416B2 (ja) 1987-12-02 1987-12-02 テストデ―タ生成処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62305314A JP2544416B2 (ja) 1987-12-02 1987-12-02 テストデ―タ生成処理方式

Publications (2)

Publication Number Publication Date
JPH01147637A JPH01147637A (ja) 1989-06-09
JP2544416B2 true JP2544416B2 (ja) 1996-10-16

Family

ID=17943610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62305314A Expired - Lifetime JP2544416B2 (ja) 1987-12-02 1987-12-02 テストデ―タ生成処理方式

Country Status (1)

Country Link
JP (1) JP2544416B2 (ja)

Also Published As

Publication number Publication date
JPH01147637A (ja) 1989-06-09

Similar Documents

Publication Publication Date Title
CN115841089B (zh) 一种基于uvm的系统级芯片验证平台及验证方法
CN119670641A (zh) 基于多处理模块接口的芯片联合仿真方法、设备和介质
CN119670642A (zh) 芯片联合仿真方法、电子设备和介质
CN114548027B (zh) 在验证系统中追踪信号的方法、电子设备及存储介质
CN120893364A (zh) 一种面向探针处理器的验证与测试一体化平台
JPS608953A (ja) プログラム・アナライザ
JP2544416B2 (ja) テストデ―タ生成処理方式
US5903719A (en) Emulator apparatus and emulation method for efficiently analyzing program faults
CN113760696A (zh) 一种程序问题定位方法、装置、电子设备和存储介质
JP3357567B2 (ja) プログラム評価システム
RU2729210C1 (ru) Комплекс тестирования программного обеспечения электронных устройств
CN115292760A (zh) 芯片验证系统、方法及计算机可读存储介质
RU2817186C1 (ru) Система подтверждения тестов и тестирования встроенного программного обеспечения электронных устройств
CN111258827A (zh) 接口模型的确定方法、装置、电子设备及存储介质
JP2002132534A (ja) 入出力試験システム
CN121255640A (zh) 单元测试系统及方法
JPH0214734B2 (ja)
JPH0497445A (ja) 情報処理装置の診断方式
CN119885991A (zh) 调试方法、设备及存储介质
CN120803828A (zh) 一种芯片通信接口测试系统与方法
JPH01162948A (ja) 計算機システム
JPH0322657A (ja) 電子交換機の試験方式
JPH10283388A (ja) 論理検証装置
Nakajima et al. Automatic testing of embedded software based on state‐transition requirement specifications
JPH07114485A (ja) シミュレーションテストシステム実行方法