JP2551387B2

JP2551387B2 - 平方根回路

Info

Publication number: JP2551387B2
Application number: JP21918694A
Authority: JP
Inventors: 克治木村
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1994-09-13
Filing date: 1994-09-13
Publication date: 1996-11-06
Anticipated expiration: 2011-11-06
Also published as: JPH0883315A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、平方根回路に関し、特
に、オペアンプと二乗則回路から構成される平方根回路
に関する。

【０００２】

【従来の技術】従来、この種の平方根回路は、例えば、
半導体集積回路上に形成され、飽和領域で動作するトラ
ンジスタ回路から構成される二乗則回路からなる。

【０００３】この種の平方根回路は、二乗則回路を構成
するトランジスタが、その飽和領域で動作するため、広
い入力電圧範囲を有する必要がある。

【０００４】図４は、従来の平方根回路を示す回路図で
ある。

【０００５】図において、平方根回路は、入力電圧Ｖ_I
を供給する入力端子１０と、一端がこの入力端子１０に
接続され、他端が、オペアンプ２の負極端子に接続され
る抵抗Ｒ_Sとを有する。抵抗Ｒ₁は、一端が接地され、他
端がオペアンプの正極端子に接続され、オペアンプ２の
出力端子には、抵抗Ｒ₂が接続される。ＭＯＳトランジ
スタＭ５は、二乗則回路を構成し、そのゲート端子は接
地され、ドレイン端子は抵抗Ｒ_Sに、ソース端子は抵抗
Ｒ₂の他端に接続される。ダイオードＤ₁は、正極端子が
抵抗Ｒ₂に、負極端子がＭＯＳトランジスタＭ５のドレ
イン端子に接続される。また抵抗Ｒ₂が出力端子１１に
接続されている。

【０００６】次に動作について説明する。

【０００７】飽和領域で動作しているＭＯＳトランジス
タＭ５のドレイン電流Ｉ_D5は、チャンネル長変調と、基
板効果を無視し、Ｖ_GSをゲート・ソース間電圧、Ｖ_THを
スレッシュホールド電圧とすると、Ｉ_D＝β（Ｖ_GS−Ｖ_TH）² （Ｖ_GS≧Ｖ_TH）（１）Ｉ_D＝０（Ｖ_GS≦Ｖ_TH）（２）となる。

【０００８】βは、トランスコンダクタンス・パラメー
タであり、μをキャリアの実行モビリティ、Ｃ_OXを単位
体積あたりのゲート酸化膜容量、Ｗ、およびＬを、それ
ぞれゲート幅、ゲート長とすると、 β＝μ（Ｃ_OX／２）（Ｗ／Ｌ）（３）で表すことができる。

【０００９】入力電流Ｉ_Iは、オペアンプ２の負極端子
に入力し、オペアンプの帰還作用により、その出力電流
は、入力電流の平方根が取られた値となる。また、入力
電流Ｉ_Iは、ドレイン電流Ｉ_D5と等しいため、オペアン
プの出力電流は、ドレイン電流の平方根を取ったものに
なる。

【００１０】すなわち、ドレイン電流を示す（３）式の
両辺の平方根を取ると、出力電流Ｉ_Oが求めまり、さら
に、式を整理して、ゲート・ソース間電圧を求めると、Ｖ_GS＝（Ｉ_D／β）^1/2＋Ｖ_TH （４）となる。

【００１１】出力端子から現れる出力電圧Ｖ_Oは、ＭＯ
ＳトランジスタＭ５のゲート端子が、接地されているの
で、ゲート・ソース間電圧の反転値と等しく、Ｖ_O＝−Ｖ_GS （５）となる。

【００１２】したがって、（５）式を（４）式に代入
し、出力電圧Ｖ_Oを求めると、Ｖ_O＝−（Ｉ_D／β）^1/2−Ｖ_TH （６）となり、ドレイン電流Ｉ_D、すなわち入力電流Ｉ_Iに対
し、出力電圧Ｖ_Oは、平方根特性を有する。

【００１３】

【発明が解決しようとする課題】しかしながら、この従
来の平方根回路は、出力電圧が、ＭＯＳトランジスタの
スレッシュホールド電圧に依存するため、温度特性、お
よび製造上の特性のばらつきという問題を有する。

【００１４】本発明の目的は、上記課題を解決し、出力
電圧が、ＭＯＳトランジスタのスレッシュホールド電圧
に依存しない平方根回路を提供することにある。

【００１５】

【課題を解決するための手段】上述した目的を達成する
ために、本発明による平方根回路は、オペアンプの帰還
路と、二乗則回路から構成され、二乗則回路が、差動対
回路を構成する第１および第２のトランジスタのうち、
第１のトランジスタのドレイン電流に等しい電流と、定
電流との和電流で駆動される差動対回路から構成され
る。

【００１６】

【実施例】次に本発明について図面を参照して詳細に説
明する。

【００１７】図１は、本発明の一実施例を示す平方根回
路の回路図である。

【００１８】図において、本発明による平方根回路は、
ＭＯＳトランジスタＭ１およびＭ２からなる差動対回路
と、ＭＯＳトランジスタＭ２のソース端子に接続され、
他端が接地されている定電流源５と、ＭＯＳトランジス
タＭ２のドレイン端子、およびソース端子にそれぞれ接
続されるカレントミラー回路３および４とから構成され
る二乗則回路から構成される。。平方根回路の入力端子
１からは、入力電圧Ｖ_Iが入力され、入力端子１には、
抵抗Ｒ_Sが接続されている。オペアンプ２の負極端子
は、抵抗Ｒ_Sの他端に接続されるとともに、カレントミ
ラー回路３の他端に接続されている。また、オペアンプ
２の正極端子は、電源６に接続されているとともに、Ｍ
ＯＳトランジスタＭ２のゲート端子に接続されている。
さらに、オペアンプ２の出力端子は、ＭＯＳトランジス
タＭ１のゲート端子に接続されているとともに、平方根
回路の出力端子６に接続され、出力電圧Ｖ_Oが出力され
る。

【００１９】二乗則回路を構成する差動対回路は、ＭＯ
ＳトランジスタＭ１のドレイン電流Ｉ_D1と、定電流源回
路５の出力する定電流Ｉ₀との和電流により駆動する。

【００２０】次に動作について説明する。

【００２１】一般に、テール電流Ｉ_SSで駆動するＭＯＳ
トランジスタからなる差動対回路の出力電流ΔＩ_Dは、
素子間整合性、基盤効果を無視すると、飽和領域で動作
する差動対回路を構成するＭＯＳトランジスタのドレイ
ン電流Ｉ_Dとゲート・ソース間電圧Ｖ_GSの関係が、
（１）式に示した二乗特性に従うので、 ΔＩ_D＝βＶ_I（２Ｉ_SS／β^1/2−Ｖ_i ²）^1/2 ただし、（｜Ｖ_i｜≦（Ｉ_SS／β）^1/2）（７）となる。なお、Ｖ_iは、ＭＯＳトランジスタＭ１および
Ｍ２から構成される差動対回路の差動入力電圧である。

【００２２】ここで、図１の平方根回路では、ＭＯＳト
ランジスタＭ１およびＭ２のドレイン電流をＩ_D1および
Ｉ_D2とすると、ＭＯＳトランジスタＭ１およびＭ２とか
ら構成される差動対回路の出力電流ΔＩ_D、および、こ
の差動対回路を駆動させるテール電流Ｉ_SSは、 ΔＩ_D＝Ｉ_D1−Ｉ_D2＝Ｉ_D1−Ｉ₀ （８）Ｉ_SS＝Ｉ_D1＋Ｉ₀ （９）である。

【００２３】したがって、（８）式、および（９）式を
（７）式に代入し、図１の平方根回路の差動対回路の出
力電流ΔＩ_Dを求め、さらに、式を整理して、ＭＯＳト
ランジスタＭ１のドレイン電流Ｉ_D1を求めると、Ｉ_D1＝β｛Ｖ_i＋（Ｉ₀／β）^1/2｝² （Ｖ_i≧−（Ｉ₀／β）^1/2）（１０）Ｉ_D1＝０（Ｖ_i≧−（Ｉ₀／β）^1/2）（１１）となる。

【００２４】入力端子１からの入力電流Ｉ_Iは、オペア
ンプ２の負極に入力し、オペアンプの帰還作用により、
その出力電流Ｉ₀は、入力電流の平方根が取られた値と
なる。また、入力電流Ｉ_Iは、ＭＯＳトランジスタＭ１
のドレイン電流Ｉ_D1と等しいため、オペアンプの出力電
流Ｉ_oは、ＭＯＳトランジスタＭ１のドレイン電流Ｉ_D ₁
の平方根を取ったものになる。

【００２５】すなわち、ＭＯＳトランジスタＭ１のドレ
イン電流を示す（１０）式の両辺の平方根を取って、Ｉ_o＝Ｉ_D ^1/2＝β^1/2｛Ｖ_i＋（Ｉ₀／β）^1/2｝（１２）となる。

【００２６】したがって、ＭＯＳトランジスタＭ１のド
レイン電流Ｉ_D1は、差動対回路の差動入力電圧Ｖ_iに対
して、平方根特性を有する。

【００２７】図２は、本発明の別の実施例を示す二乗則
回路の回路図である。すなわち、図１に示した平方根回
路を構成する、ＭＯＳトランジスタＭ１およびＭ２から
なる差動対回路と、定電流源回路およびカレントミラー
回路とから構成される二乗則回路の別の実施例である。

【００２８】図において、ＭＯＳトランジスタＭ３およ
びＭ４は、図１のカレントミラー回路３を構成し、ＭＯ
ＳトランジスタＭ５、およびＭ６は、図１のカレントミ
ラー回路４を構成している。また、ＭＯＳトランジスタ
Ｍ１のゲート端子は、図１のオペアンプ２の正極端子
に、ＭＯＳトランジスタＭ２のゲート端子は、図１のオ
ペアンプの出力端子にそれぞれ接続されている。ＭＯＳ
トランジスタＭ８およびＭ９は、差動対回路８を構成
し、差動対回路８と、定電流源回路９とは、図１の定電
流源回路５を構成している。すなわち、図２の定電流源
５は、ＭＯＳトランジスタＭ１に対し、ダイナミックバ
イアスをかけており、図２の定電流Ｉ₀は、図１の定電
流Ｉ₀に相当している。

【００２９】したがって、図２の二乗則回路は、ダイナ
ミックバイアス技術を適用した差動対回路の一方のＭＯ
ＳトランジスタＭ１のドレイン電流が、二乗特性となっ
ている。

【００３０】図２の二乗則回路は、ＭＯＳトランジスタ
のゲート電圧と、ドレイン電流の関係式を、ゲート・ソ
ース間電圧を差動入力Ｖ_iに、スレッシュホールド電圧
Ｖ_THをＶ_TH＝（Ｉ_O／β）^1/2 （１３）に置き換えて、全て、電気的にプログラムできるパラメ
ータのみで表すことができる。

【００３１】すなわち、二乗特性を有するＭＯＳトラン
ジスタＭ１のドレイン電流Ｉ_D1が、スレッシュホールド
電圧Ｖ_THに依存しないため、温度特性、および製造上の
特性のばらつきをという問題を解決することができる。

【００３２】図２に示した二乗則回路を、図１の二乗則
回路の適応すると、図１の平方根回路の出力は、Ｖ_O＝（Ｖ_I／Ｒ_Sβ）^1/2−（Ｉ₀／β）^1/2 （１４）となり、平方根特性を得ることができる。

【００３３】式（１４）から、図１の平方根回路の入出
力特性が、スレッシュホールド電圧Ｖ_THに依存していな
いことが分かる。

【００３４】また、トランスコンダクタンス・パラメー
タβは、絶対温度Ｔの−３／２に比例し、一定の温度依
存性を有するから、図１の平方根回路は、温度補償も容
易に行える。

【００３５】図３は、図２に示した２乗則回路の差動入
力電圧Ｖ_i−ＭＯＳトランジスタＭ１のドレイン電流Ｉ
_D1の関係を示す電気特性図である。

【００３６】図において、差動入力電圧Ｖ_iに対し、Ｍ
ＯＳトランジスタＭ１のドレイン電流Ｉ_D1が２乗特性を
示しているのが分かる。

【００３７】

【発明の効果】以上説明したように、本発明による平方
根回路では、出力電圧が、スレッシュホールド電圧に依
存しなく、オペアンプの帰還路に挿入される二乗則回路
を電気的にプログラムすることができるため、平方根回
路の有する、温度特性、および製造上の特性のばらつき
という課題を解決することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す平方根回路の回路図。

【図２】本発明の別の実施例を示す平方根回路を構成す
る二乗則回路の回路図。

【図３】図２に示した二乗則回路の電気特性図。

【図４】従来の平方根回路の回路図。

【符号の説明】

１・・・入力端子２・・・オペアンプ３、４・・・カレントミラー回路５、９・・・定電流源回路６・・・出力端子７・・・オペアンプの負極端子８・・・差動対回路１０・・・入力端子１１・・・出力端子Ｍ１〜Ｍ９・・・ＭＯＳトランジスタＲ_S、Ｒ₁、Ｒ₂ ・・・抵抗Ｄ₁ ダイオードＶＤＤ・・・電源供給ライン

Claims

(57)【特許請求の範囲】

【請求項１】オペアンプの帰還路と、二乗則回路から構
成される平方根回路において、前記二乗則回路が、差動対回路を構成する第１および第
２のトランジスタのうち、前記第１のトランジスタのド
レイン電流に等しい電流と、定電流との和電流で駆動さ
れる差動対回路から構成されることを特徴とする平方根
回路。
【請求項２】前記第１および第２のトランジスタがＭＯ
Ｓトランジスタであることを特徴とする請求項１記載の
平方根回路。
【請求項３】前記第１のトランジスタのソース端子およ
びドレイン端子に第１および第２のカレントミラー回路
が接続されていることを特徴とする請求項２記載の平方
根回路。
【請求項４】前記第２のトランジスタのソース端子に第
１の定電流源回路が接続されていることを特徴とする請
求項２記載の平方根回路。
【請求項５】前記第２のトランジスタのソース端子に第
３のカレントミラー回路が接続され、前記第２のトラン
ジスタのドレイン端子に第２の定電流源回路が接続さ
れ、前記第３のカレントミラー回路を構成する第３のト
ランジスタのドレイン端子が前記第２の定電流源回路に
接続されていることを特徴とする請求項２記載の平方根
回路。