JP2553693B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2553693B2 JP2553693B2 JP1057027A JP5702789A JP2553693B2 JP 2553693 B2 JP2553693 B2 JP 2553693B2 JP 1057027 A JP1057027 A JP 1057027A JP 5702789 A JP5702789 A JP 5702789A JP 2553693 B2 JP2553693 B2 JP 2553693B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- clamp circuit
- resistors
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は映像信号処理などに適用されるクランプ回路
に関するものである。
に関するものである。
従来の技術 近年、電気機器等に関して、映像信号処理手段等の質
の向上に対する要望が高まっており、それにともない映
像信号のクランプ回路に対する規格も、きびしくなって
いる。
の向上に対する要望が高まっており、それにともない映
像信号のクランプ回路に対する規格も、きびしくなって
いる。
以下に従来のクランプ回路について説明する。
第3図は、従来のクランプ回路の構成図であり、11,1
2,15は抵抗、14はコンデンサ、13はトランジスタ、17は
信号処理部である。
2,15は抵抗、14はコンデンサ、13はトランジスタ、17は
信号処理部である。
以上のように構成されたクランプ回路について、以下
その動作を説明する。入力端子16より、第2図のような
映像信号が入力されると、同期信号時にトランジスタ13
がオンし、そのエミッタ電位によって、直流電圧がクラ
ンプされる。
その動作を説明する。入力端子16より、第2図のような
映像信号が入力されると、同期信号時にトランジスタ13
がオンし、そのエミッタ電位によって、直流電圧がクラ
ンプされる。
発明が解決しようとする課題 しかしながら上記従来の構成では、同期信号時以外で
は、トランジスタ13がオフし、その時、電流源18にはコ
ンデンサ14を介して入力端子16より流れる。逆に同期信
号時には、トランジスタ13のエミッタより、コンデンサ
14を介して入力端子16に流れる。この電流は、入力信号
のもつインピーダンスに相当する抵抗15にも流れるた
め、ここで電圧降下を生じる。その結果、入力信号に対
し、同期信号時は直流電圧が高く、それ以外は、低く信
号処理部に伝えられる。そして、同期信号部は、それ以
外の時の10数分の1の時間なので、電流量は、同時信号
時以外の10数倍であり、同期信号時が最も抵抗15の電圧
降下が大きく、結果として同期信号の歪みが大きくなる
という問題点を有していた。
は、トランジスタ13がオフし、その時、電流源18にはコ
ンデンサ14を介して入力端子16より流れる。逆に同期信
号時には、トランジスタ13のエミッタより、コンデンサ
14を介して入力端子16に流れる。この電流は、入力信号
のもつインピーダンスに相当する抵抗15にも流れるた
め、ここで電圧降下を生じる。その結果、入力信号に対
し、同期信号時は直流電圧が高く、それ以外は、低く信
号処理部に伝えられる。そして、同期信号部は、それ以
外の時の10数分の1の時間なので、電流量は、同時信号
時以外の10数倍であり、同期信号時が最も抵抗15の電圧
降下が大きく、結果として同期信号の歪みが大きくなる
という問題点を有していた。
本発明は、上記従来の問題点を解決するもので、同期
信号時においても、歪みのない信号を信号処理部へ伝え
ることのできるクランプ回路を提供することを目的とす
る。
信号時においても、歪みのない信号を信号処理部へ伝え
ることのできるクランプ回路を提供することを目的とす
る。
課題を解決するための手段 この目的を達成するために本発明のクランプ回路は、
電源の一端と他端との間に直列接続された第1,第2,第3
の抵抗(2,3,4)と、前記第1,第2の抵抗(2,3)の中間
接続点にコレクタを接続し前記第2,第3の抵抗(3,4)
の中間接続点にベースを接続したトランジスタ(5)
と、前記トランジスタのエミッタに入力端を接続した後
段の信号処理部(9)とを備え、第4の抵抗(7)とコ
ンデンサ(6)との直列回路を介して前記トランジスタ
のエミッタに同期信号を含む入力信号が入力される構成
を有している。
電源の一端と他端との間に直列接続された第1,第2,第3
の抵抗(2,3,4)と、前記第1,第2の抵抗(2,3)の中間
接続点にコレクタを接続し前記第2,第3の抵抗(3,4)
の中間接続点にベースを接続したトランジスタ(5)
と、前記トランジスタのエミッタに入力端を接続した後
段の信号処理部(9)とを備え、第4の抵抗(7)とコ
ンデンサ(6)との直列回路を介して前記トランジスタ
のエミッタに同期信号を含む入力信号が入力される構成
を有している。
作用 この構成によって、入力信号に含まれた同期信号をク
ランプしても、クランプ動作による波形の歪は無くな
り、歪のない同期信号を得ることができる。
ランプしても、クランプ動作による波形の歪は無くな
り、歪のない同期信号を得ることができる。
実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
ら説明する。
第1図は本発明の一実施例におけるクランプ回路の構
成図を示すものである。第1図において2,3,4,7は抵
抗、5はトランジスタ、6はコンデンサ、9は信号処理
部である。
成図を示すものである。第1図において2,3,4,7は抵
抗、5はトランジスタ、6はコンデンサ、9は信号処理
部である。
以上のように構成された本実施例のクランプ回路につ
いて、以下その動作の説明する。入力端子8より、映像
信号が入力される時、同期信号以外では、トランジスタ
5はオフしており、その時、電流源10の電流は、コンデ
ンサ6を介して、入力端子8より流れる。そして、同期
信号時は、トランジスタ5がオンし、そのエミッタより
コンデンサ6を介して入力端子8へ流れる。そしてその
電流値は時間の関係で、電流源10の電流の10数倍であ
る。
いて、以下その動作の説明する。入力端子8より、映像
信号が入力される時、同期信号以外では、トランジスタ
5はオフしており、その時、電流源10の電流は、コンデ
ンサ6を介して、入力端子8より流れる。そして、同期
信号時は、トランジスタ5がオンし、そのエミッタより
コンデンサ6を介して入力端子8へ流れる。そしてその
電流値は時間の関係で、電流源10の電流の10数倍であ
る。
この時、トランジスタ5のコレクタをバイアス回路の
抵抗2と3の間に接続しているため、トランジスタ5の
エミッタより流れる電流は、ほとんど電源電圧端子1よ
り抵抗2を通りコレクタへ流れる。つまり、トランジス
タ5のベース電位が、同期信号入力時に(コレクタ電
流)×(抵抗2)の分だけ電位が下がり、それがそのま
ま信号処理部へ伝えられる。この(コレクタ電流)×
(抵抗2)の電圧降下を(エミッタ電流)×(抵抗7)
の電圧降下と一致させることにより、同期信号の歪みを
無くすることができる。コレクタ電流と、エミッタ電流
にほとんど等しいので抵抗2と7の値を同じにすれば、
同期信号の歪みを無くすることができるし、また、後段
の信号処理部で同期信号が歪む場合には、抵抗2の値に
よって、それを補正することも可能である。
抵抗2と3の間に接続しているため、トランジスタ5の
エミッタより流れる電流は、ほとんど電源電圧端子1よ
り抵抗2を通りコレクタへ流れる。つまり、トランジス
タ5のベース電位が、同期信号入力時に(コレクタ電
流)×(抵抗2)の分だけ電位が下がり、それがそのま
ま信号処理部へ伝えられる。この(コレクタ電流)×
(抵抗2)の電圧降下を(エミッタ電流)×(抵抗7)
の電圧降下と一致させることにより、同期信号の歪みを
無くすることができる。コレクタ電流と、エミッタ電流
にほとんど等しいので抵抗2と7の値を同じにすれば、
同期信号の歪みを無くすることができるし、また、後段
の信号処理部で同期信号が歪む場合には、抵抗2の値に
よって、それを補正することも可能である。
なお、本実施例では、トランジスタ5またはNPNトラ
ンジスタを使用したが、これはPNPトランジスタを使用
しても良い。
ンジスタを使用したが、これはPNPトランジスタを使用
しても良い。
発明の効果 本発明によれば、バイアス回路を成す第1,第2の抵抗
の中間接続点にクランプ用トランジスタのコレクタを接
続することにより、同期信号をクランプする時の歪を無
くすことができるという格別の効果を奏する。
の中間接続点にクランプ用トランジスタのコレクタを接
続することにより、同期信号をクランプする時の歪を無
くすことができるという格別の効果を奏する。
第1図は本発明の一実施例におけるクランプ回路の構成
図、第2図は映像信号の波形の一例を示す図、第3図は
従来のクランプ回路の構成図である。 1……電源電圧端子、2,3,4,7……抵抗、5……トラン
ジスタ、6……コンデンサ、8……入力端子、9……信
号処理部、10……電流源、19……電源電圧端子、11,12,
15……抵抗、13……トランジスタ、14……コンデンサ、
16……入力端子、17……信号処理部、18……電流源。
図、第2図は映像信号の波形の一例を示す図、第3図は
従来のクランプ回路の構成図である。 1……電源電圧端子、2,3,4,7……抵抗、5……トラン
ジスタ、6……コンデンサ、8……入力端子、9……信
号処理部、10……電流源、19……電源電圧端子、11,12,
15……抵抗、13……トランジスタ、14……コンデンサ、
16……入力端子、17……信号処理部、18……電流源。
Claims (1)
- 【請求項1】電源の一端と他端との間に直列接続された
第1,第2,第3の抵抗と、前記第1,第2の抵抗の中間接続
点にコレクタを接続し前記第2,第3の抵抗の中間接続点
にベースを接続したトランジスタと、 前記トランジスタのエミッタに入力端を接続した後段の
信号処理部とを備え、第4の抵抗とコンデンサとの直列
回路を介して前記トランジスタのエミッタに同期信号を
含む入力信号が入力されることを特徴とするクランプ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057027A JP2553693B2 (ja) | 1989-03-09 | 1989-03-09 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057027A JP2553693B2 (ja) | 1989-03-09 | 1989-03-09 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237272A JPH02237272A (ja) | 1990-09-19 |
| JP2553693B2 true JP2553693B2 (ja) | 1996-11-13 |
Family
ID=13043950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1057027A Expired - Lifetime JP2553693B2 (ja) | 1989-03-09 | 1989-03-09 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553693B2 (ja) |
-
1989
- 1989-03-09 JP JP1057027A patent/JP2553693B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02237272A (ja) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2553693B2 (ja) | クランプ回路 | |
| US6313884B1 (en) | Gamma correction | |
| JPH0946548A (ja) | 映像出力装置の同期信号分離回路 | |
| JPS6285578A (ja) | ビデオ信号クランプ装置 | |
| CN1033889C (zh) | 自动显象管偏置装置 | |
| JP2511885B2 (ja) | ノツチフイルタ−のスイツチ回路 | |
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JP2530229B2 (ja) | 映像信号クランプ回路 | |
| JP2814545B2 (ja) | Ccdイメージセンサ用クランプ回路 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| JPH0533105Y2 (ja) | ||
| JP3208569B2 (ja) | クランプ回路 | |
| JPS596676A (ja) | 情報信号插入回路 | |
| JPH0142553B2 (ja) | ||
| KR910003665Y1 (ko) | 모니터의 사다리꼴 왜곡 보정회로 | |
| JP2668928B2 (ja) | 同期分離回路 | |
| JPH0453147B2 (ja) | ||
| JPS58205357A (ja) | 線路駆動回路 | |
| JPS6311839B2 (ja) | ||
| JPH048700Y2 (ja) | ||
| KR20070080554A (ko) | 영상 신호 출력 회로 | |
| JPS627754B2 (ja) | ||
| JP2000101869A (ja) | クランプ回路 | |
| JPS6250017B2 (ja) | ||
| JPH0294811A (ja) | レベル可変回路 |