JP2559929B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2559929B2 JP2559929B2 JP3234987A JP23498791A JP2559929B2 JP 2559929 B2 JP2559929 B2 JP 2559929B2 JP 3234987 A JP3234987 A JP 3234987A JP 23498791 A JP23498791 A JP 23498791A JP 2559929 B2 JP2559929 B2 JP 2559929B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- execution
- processing unit
- flag
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 claims description 71
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 101100534231 Xenopus laevis src-b gene Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Devices For Executing Special Programs (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、メインプロセッサとは
別に命令実行専用のコプロセッサを設けたプログラマブ
ルコントローラに関するものである。
別に命令実行専用のコプロセッサを設けたプログラマブ
ルコントローラに関するものである。
【０００２】
【従来の技術】従来より、プログラマブルコントローラ
の処理速度を向上させることなどを目的として、図６に
示すように、従来から用いられている汎用のメインプロ
セッサ１１と並行動作する命令実行専用のコプロセッサ
２１を設けることが提案されている。コプロセッサ２１
としては、処理の高速化を図るために、縮小命令セット
プロセッサ（ＲＩＳＣプロセッサ）が用いられる。この
場合、ユーザ等により設計されてソースプログラムメモ
リ１２に格納されたシーケンスプログラムのソースコー
ドは、コンパイルされて縮小命令に変換された後にオブ
ジェクトプログラムメモリ２２に格納され、基本命令や
応用命令はオブジェクトプログラムメモリ２２に格納さ
れた縮小命令よりなるオブジェクトコードに基づいてコ
プロセッサ２１で実行される。ソースコードのコンパイ
ルは、システムメモリ１３に格納されたコンパイラを用
いてメインプロセッサ１１によって行われる。また、メ
インプロセッサ１１は、シーケンスプログラムの命令の
実行には用いられず、ソースコードのコンパイルのほ
か、インタフェース１４を通して行われる周辺装置の制
御や通信の制御に用いられる。メインプロセッサ１１と
コプロセッサ２１との間の通信はバスコントローラ１５
を介して行われる。ここに、メインプロセッサ１１のデ
ータバスは１６ビットであり、コプロセッサ２１のデー
タバスは、オブジェクトプログラムメモリ２２との間で
は３２ビット、データメモリ２３との間では１６ビット
になっている。バスコントローラ１５は、メインプロセ
ッサ１１の１６ビットのデータバスとコプロセッサ２１
の３２ビットのデータバスとを結合する機能を有してい
る。コプロセッサ２１の内部処理は３２ビットで行われ
るから、ＲＩＳＣプロセッサであることとあいまって命
令をメインプロセッサ１１よりも高速に実行できるので
ある。
の処理速度を向上させることなどを目的として、図６に
示すように、従来から用いられている汎用のメインプロ
セッサ１１と並行動作する命令実行専用のコプロセッサ
２１を設けることが提案されている。コプロセッサ２１
としては、処理の高速化を図るために、縮小命令セット
プロセッサ（ＲＩＳＣプロセッサ）が用いられる。この
場合、ユーザ等により設計されてソースプログラムメモ
リ１２に格納されたシーケンスプログラムのソースコー
ドは、コンパイルされて縮小命令に変換された後にオブ
ジェクトプログラムメモリ２２に格納され、基本命令や
応用命令はオブジェクトプログラムメモリ２２に格納さ
れた縮小命令よりなるオブジェクトコードに基づいてコ
プロセッサ２１で実行される。ソースコードのコンパイ
ルは、システムメモリ１３に格納されたコンパイラを用
いてメインプロセッサ１１によって行われる。また、メ
インプロセッサ１１は、シーケンスプログラムの命令の
実行には用いられず、ソースコードのコンパイルのほ
か、インタフェース１４を通して行われる周辺装置の制
御や通信の制御に用いられる。メインプロセッサ１１と
コプロセッサ２１との間の通信はバスコントローラ１５
を介して行われる。ここに、メインプロセッサ１１のデ
ータバスは１６ビットであり、コプロセッサ２１のデー
タバスは、オブジェクトプログラムメモリ２２との間で
は３２ビット、データメモリ２３との間では１６ビット
になっている。バスコントローラ１５は、メインプロセ
ッサ１１の１６ビットのデータバスとコプロセッサ２１
の３２ビットのデータバスとを結合する機能を有してい
る。コプロセッサ２１の内部処理は３２ビットで行われ
るから、ＲＩＳＣプロセッサであることとあいまって命
令をメインプロセッサ１１よりも高速に実行できるので
ある。
【０００３】ソースコードとオブジェクトコードとの関
係は、図７のようになる。たとえば、ソースコードでは
３命令であって、各命令のワード数が２、４、４である
とき、縮小命令を用いたオブジェクトコードのワード数
は、ソースコードの各命令に対して、たとえば、３、
７、５などとなる。オブジェクトコードでは、１ワード
が１命令に対応するのであって、上述した例では、ソー
スコードで２ワードを用いる１命令が、オブジェクトコ
ードでは３命令などとなっている。
係は、図７のようになる。たとえば、ソースコードでは
３命令であって、各命令のワード数が２、４、４である
とき、縮小命令を用いたオブジェクトコードのワード数
は、ソースコードの各命令に対して、たとえば、３、
７、５などとなる。オブジェクトコードでは、１ワード
が１命令に対応するのであって、上述した例では、ソー
スコードで２ワードを用いる１命令が、オブジェクトコ
ードでは３命令などとなっている。
【０００４】ところで、ソースコードにおける基本命令
はビット処理命令であり、応用命令はそれ以外の命令に
なるから、コプロセッサ２１では、図８に示すように、
基本命令に対応したビット処理命令を専門に実行するビ
ット処理ユニット３１と、応用命令に対応した命令を専
門に実行するマルチビット処理ユニット３２とを設け、
一方で命令実行を行っている間に他方でフェッチを行う
など、パイプライン制御による実行の高速化を図ってい
る。このようなパイプライン制御を行うために、マルチ
ビット処理ユニット３２の実行条件として、ビット処理
ユニット３１から出力されるビットアキュムレータbacc
がＨレベル（以下、Ｈレベルを１とする）であり、か
つ、マルチビット処理ユニット３２の内部でのエラーの
発生により送出される内部エラーフラグierrが０である
ことを要求している。すなわち、ビットアキュムレータ
baccおよび内部エラーフラグierrを、ノット回路ＮＯＴ
1 およびアンド回路ＡＮＤ1 よりなる実行制御ユニット
３３に入力し、実行制御ユニット３３の出力をマルチビ
ット処理ユニット３２に入力することによって上記実行
条件による制御を行うのである。ビットアキュムレータ
baccは、ビット処理ユニット３１においてビット処理命
令の実行結果によってセットまたはリセットされるので
あって、マルチビット処理ユニット３２に実行を移すと
きにセットされる（１になる）。ここに、ビット処理ユ
ニット３２で処理するビット処理命令は、実行のみであ
るからビットアキュムレータbaccの影響を受けることは
ない。
はビット処理命令であり、応用命令はそれ以外の命令に
なるから、コプロセッサ２１では、図８に示すように、
基本命令に対応したビット処理命令を専門に実行するビ
ット処理ユニット３１と、応用命令に対応した命令を専
門に実行するマルチビット処理ユニット３２とを設け、
一方で命令実行を行っている間に他方でフェッチを行う
など、パイプライン制御による実行の高速化を図ってい
る。このようなパイプライン制御を行うために、マルチ
ビット処理ユニット３２の実行条件として、ビット処理
ユニット３１から出力されるビットアキュムレータbacc
がＨレベル（以下、Ｈレベルを１とする）であり、か
つ、マルチビット処理ユニット３２の内部でのエラーの
発生により送出される内部エラーフラグierrが０である
ことを要求している。すなわち、ビットアキュムレータ
baccおよび内部エラーフラグierrを、ノット回路ＮＯＴ
1 およびアンド回路ＡＮＤ1 よりなる実行制御ユニット
３３に入力し、実行制御ユニット３３の出力をマルチビ
ット処理ユニット３２に入力することによって上記実行
条件による制御を行うのである。ビットアキュムレータ
baccは、ビット処理ユニット３１においてビット処理命
令の実行結果によってセットまたはリセットされるので
あって、マルチビット処理ユニット３２に実行を移すと
きにセットされる（１になる）。ここに、ビット処理ユ
ニット３２で処理するビット処理命令は、実行のみであ
るからビットアキュムレータbaccの影響を受けることは
ない。
【０００５】
【発明が解決しようとする課題】上述のような構成にお
いて、ソースコードの応用命令をオブジェクトコードに
展開したときにステップ数が非常に多くなることがあ
る。このような場合には、オブジェクトコードの一部を
サブルーチン化することによって、オブジェクトプログ
ラムメモリ２２の容量を節約することが考えられる。
いて、ソースコードの応用命令をオブジェクトコードに
展開したときにステップ数が非常に多くなることがあ
る。このような場合には、オブジェクトコードの一部を
サブルーチン化することによって、オブジェクトプログ
ラムメモリ２２の容量を節約することが考えられる。
【０００６】ここで、サブルーチンの中に除算命令が含
まれているとすると、サブルーチン内では除数が０であ
る場合などにエラーが生じることになる。ところで、サ
ブルーチンへはメインルーチンでのコール命令によって
移行し、サブルーチンの末尾のリターン命令によってメ
インルーチンに戻るようになっているのが普通である。
しかしながら、サブルーチン内でエラーが生じると、以
後の処理が行われず、リターン命令を実行することがで
きないために、メインルーチンに戻れなくなるという問
題が生じる。
まれているとすると、サブルーチン内では除数が０であ
る場合などにエラーが生じることになる。ところで、サ
ブルーチンへはメインルーチンでのコール命令によって
移行し、サブルーチンの末尾のリターン命令によってメ
インルーチンに戻るようになっているのが普通である。
しかしながら、サブルーチン内でエラーが生じると、以
後の処理が行われず、リターン命令を実行することがで
きないために、メインルーチンに戻れなくなるという問
題が生じる。
【０００７】エラーに対する一般的な処理としては、エ
ラーが発生した時点で実行を停止することが考えられて
いるが、上述したように、ソースコードを展開してオブ
ジェクトコードを得ているものであるから、オブジェク
トコードの任意の位置で実行を停止すると、実行停止時
点がどのような意味を持つのかわからなくなるという問
題がある。すなわち、実行の監視などはソースコードの
命令単位で行われるのに対して、ソースコードの１命令
に相当するオブジェクトコードの単位とは無関係に実行
を停止すると、次に実行を再開する際に、ソースコード
に対応しないことになって不都合が生じるのである。要
するに、サブルーチンの途中でエラーが生じることによ
ってメインルーチンに戻れなくなると、ソースコードの
次の命令に対応するオブジェクトコードのブロックの先
頭で実行を停止させる処理ができないという問題が生じ
るのである。
ラーが発生した時点で実行を停止することが考えられて
いるが、上述したように、ソースコードを展開してオブ
ジェクトコードを得ているものであるから、オブジェク
トコードの任意の位置で実行を停止すると、実行停止時
点がどのような意味を持つのかわからなくなるという問
題がある。すなわち、実行の監視などはソースコードの
命令単位で行われるのに対して、ソースコードの１命令
に相当するオブジェクトコードの単位とは無関係に実行
を停止すると、次に実行を再開する際に、ソースコード
に対応しないことになって不都合が生じるのである。要
するに、サブルーチンの途中でエラーが生じることによ
ってメインルーチンに戻れなくなると、ソースコードの
次の命令に対応するオブジェクトコードのブロックの先
頭で実行を停止させる処理ができないという問題が生じ
るのである。
【０００８】エラーに対する他の処理としては、オブジ
ェクトコードの命令に１ビットの終了位置指定フィール
ドを設け、ソースコードの１命令に対応するオブジェク
トコードのブロックの最終位置の命令における終了位置
指定フィールドの値を、他の位置の命令の終了位置指定
フィールドの値とは異ならせておくことにより、終了位
置指定フィールドの値によって、エラーの発生時の実行
の停止時点を制御することが考えられている。このよう
な処理を行えば、メインルーチン内でエラーが生じたと
きには、以後の命令を非実行（ＮＯＰ）とし、ソースコ
ードの１命令に対応させて実行の停止処理を行うことが
できるのであるが、サブルーチン内にはブロックの終了
位置は存在しないから、サブルーチン内でエラーが生じ
たときには、サブルーチン以後の領域でブロックの終了
位置に相当する箇所を見つけたときに停止することにな
る。すなわち、ソースコードの次の命令ではなく、他の
命令に対応する時点で実行が停止するという問題が生じ
る。
ェクトコードの命令に１ビットの終了位置指定フィール
ドを設け、ソースコードの１命令に対応するオブジェク
トコードのブロックの最終位置の命令における終了位置
指定フィールドの値を、他の位置の命令の終了位置指定
フィールドの値とは異ならせておくことにより、終了位
置指定フィールドの値によって、エラーの発生時の実行
の停止時点を制御することが考えられている。このよう
な処理を行えば、メインルーチン内でエラーが生じたと
きには、以後の命令を非実行（ＮＯＰ）とし、ソースコ
ードの１命令に対応させて実行の停止処理を行うことが
できるのであるが、サブルーチン内にはブロックの終了
位置は存在しないから、サブルーチン内でエラーが生じ
たときには、サブルーチン以後の領域でブロックの終了
位置に相当する箇所を見つけたときに停止することにな
る。すなわち、ソースコードの次の命令ではなく、他の
命令に対応する時点で実行が停止するという問題が生じ
る。
【０００９】ところで、エラーの判定処理には、マルチ
ビット処理ユニット３２の内部で、オブジェクトコード
の命令が除算やＢＣＤ変換のように１命令でエラーが発
生する可能性がある場合、ハードウェアでエラーフラグ
を設定する機能がある。一方、たとえば、インデクス修
飾（インデクスレジスタ内の値に所定の加算値を加えた
値をアドレスとしてメモリをアクセスする）によって指
定したアドレスが、メモリのデータ領域内であるかどう
かの判定など、オブジェクトコードの命令を組み合わせ
て判定処理を行いたい場合もある。しかしながら、従来
は、オブジェクトコードのプログラムによって得られた
判定結果についてはエラーフラグとして設定する手段が
なく、このような判定結果をマルチビット処理ユニット
３２の実行制御に用いることができないという問題があ
った。
ビット処理ユニット３２の内部で、オブジェクトコード
の命令が除算やＢＣＤ変換のように１命令でエラーが発
生する可能性がある場合、ハードウェアでエラーフラグ
を設定する機能がある。一方、たとえば、インデクス修
飾（インデクスレジスタ内の値に所定の加算値を加えた
値をアドレスとしてメモリをアクセスする）によって指
定したアドレスが、メモリのデータ領域内であるかどう
かの判定など、オブジェクトコードの命令を組み合わせ
て判定処理を行いたい場合もある。しかしながら、従来
は、オブジェクトコードのプログラムによって得られた
判定結果についてはエラーフラグとして設定する手段が
なく、このような判定結果をマルチビット処理ユニット
３２の実行制御に用いることができないという問題があ
った。
【００１０】本発明は上記問題点の解決を目的とするも
のであり、オブジェクトコードのサブルーチン内でエラ
ーが発生してもリターン命令だけは強制的に実行できる
ような手段を設けることによって、メインルーチンへの
復帰ができるようにし、もって、ソースコードに対応さ
せた実行管理ができるようにし、また、オブジェクトコ
ードによるエラーの判定処理を行う場合でも判定結果を
用いてマルチビット処理ユニットの実行制御が行えるよ
うにしたプログラマブルコントローラを提供しようとす
るものである。
のであり、オブジェクトコードのサブルーチン内でエラ
ーが発生してもリターン命令だけは強制的に実行できる
ような手段を設けることによって、メインルーチンへの
復帰ができるようにし、もって、ソースコードに対応さ
せた実行管理ができるようにし、また、オブジェクトコ
ードによるエラーの判定処理を行う場合でも判定結果を
用いてマルチビット処理ユニットの実行制御が行えるよ
うにしたプログラマブルコントローラを提供しようとす
るものである。
【００１１】
【課題を解決するための手段】本発明では、上記目的を
達成するために、シーケンスプログラムを実行する命令
実行専用のコプロセッサをメインプロセッサとは別に備
え、シーケンスプログラムのソースコードをコンパイル
して得たオブジェクトコードをコプロセッサによって実
行するプログラマブルコントローラにおいて、コプロセ
ッサは、ソースコードの基本命令に対応したオブジェク
トコードを実行するビット処理ユニットと、ソースコー
ドの応用命令に対応したオブジェクトコードを実行する
マルチビット処理ユニットと、オブジェクトコードの命
令中の強制実行フラグセットフィールドによって強制実
行フラグがセットされる強制実行フラグレジスタと、オ
ブジェクトコードの命令中のエラーフラグセットフィー
ルドによって外部エラーフラグがセットされるエラーフ
ラグレジスタと、出力によってマルチビット処理ユニッ
トの実行状態を制御する実行制御ユニットとを備え、実
行制御ユニットは、実行許可信号がビット処理ユニット
から送出されないか、マルチビット処理ユニットから内
部でのエラー検出による内部エラーフラグが発生する
か、外部エラーフラグがエラーフラグレジスタにセット
されるかのいずれかの条件が満たされるとマルチビット
処理ユニットの実行を停止し、強制実行フラグが強制実
行フラグレジスタにセットされているときに他の条件に
かかわらずマルチビット処理ユニットを実行状態に設定
するのである。
達成するために、シーケンスプログラムを実行する命令
実行専用のコプロセッサをメインプロセッサとは別に備
え、シーケンスプログラムのソースコードをコンパイル
して得たオブジェクトコードをコプロセッサによって実
行するプログラマブルコントローラにおいて、コプロセ
ッサは、ソースコードの基本命令に対応したオブジェク
トコードを実行するビット処理ユニットと、ソースコー
ドの応用命令に対応したオブジェクトコードを実行する
マルチビット処理ユニットと、オブジェクトコードの命
令中の強制実行フラグセットフィールドによって強制実
行フラグがセットされる強制実行フラグレジスタと、オ
ブジェクトコードの命令中のエラーフラグセットフィー
ルドによって外部エラーフラグがセットされるエラーフ
ラグレジスタと、出力によってマルチビット処理ユニッ
トの実行状態を制御する実行制御ユニットとを備え、実
行制御ユニットは、実行許可信号がビット処理ユニット
から送出されないか、マルチビット処理ユニットから内
部でのエラー検出による内部エラーフラグが発生する
か、外部エラーフラグがエラーフラグレジスタにセット
されるかのいずれかの条件が満たされるとマルチビット
処理ユニットの実行を停止し、強制実行フラグが強制実
行フラグレジスタにセットされているときに他の条件に
かかわらずマルチビット処理ユニットを実行状態に設定
するのである。
【００１２】
【作用】上記構成によれば、コプロセッサに、オブジェ
クトコード中の強制実行フラグセットフィールドによっ
て強制実行フラグがセットされる強制実行フラグレジス
タと、オブジェクトコード中のエラーフラグセットフィ
ールドによって外部エラーフラグがセットされるエラー
フラグレジスタと、出力値に基づいてマルチビット処理
ユニットの実行状態を制御することができる実行制御ユ
ニットを設けているのであって、実行許可信号がビット
処理ユニットから送出されないか、マルチビット処理ユ
ニットから内部でのエラー検出による内部エラーフラグ
が発生するか、外部エラーフラグがエラーフラグレジス
タにセットされるかのいずれかの条件が満たされるとマ
ルチビット処理ユニットの実行を停止し、強制実行フラ
グが強制実行フラグレジスタにセットされているときに
他の条件にかかわらずマルチビット処理ユニットを実行
状態に設定するので、たとえば、オブジェクトコードの
サブルーチンのリターン命令の強制実行フラグセットフ
ィールドの内容を、強制実行フラグレジスタに強制実行
フラグをセットする内容に設定しておけば、サブルーチ
ン内でエラーが生じたとしてもリターン命令だけは実行
するようにしてメインルーチンに復帰させることが可能
になり、結果的に、エラーが発生したときに、ソースコ
ードの１命令に対応したオブジェクトコードのブロック
の区切り目で実行を停止させるという処理が可能になる
のである。また、ソースコードの命令とオブジェクトコ
ードのブロックとを対応付けることができることによっ
て、デバッグや編集などが容易になるのである。さら
に、シーケンス命令以外のプログラムを強制的に実行さ
せることも可能になり、拡張性が増すことになる。
クトコード中の強制実行フラグセットフィールドによっ
て強制実行フラグがセットされる強制実行フラグレジス
タと、オブジェクトコード中のエラーフラグセットフィ
ールドによって外部エラーフラグがセットされるエラー
フラグレジスタと、出力値に基づいてマルチビット処理
ユニットの実行状態を制御することができる実行制御ユ
ニットを設けているのであって、実行許可信号がビット
処理ユニットから送出されないか、マルチビット処理ユ
ニットから内部でのエラー検出による内部エラーフラグ
が発生するか、外部エラーフラグがエラーフラグレジス
タにセットされるかのいずれかの条件が満たされるとマ
ルチビット処理ユニットの実行を停止し、強制実行フラ
グが強制実行フラグレジスタにセットされているときに
他の条件にかかわらずマルチビット処理ユニットを実行
状態に設定するので、たとえば、オブジェクトコードの
サブルーチンのリターン命令の強制実行フラグセットフ
ィールドの内容を、強制実行フラグレジスタに強制実行
フラグをセットする内容に設定しておけば、サブルーチ
ン内でエラーが生じたとしてもリターン命令だけは実行
するようにしてメインルーチンに復帰させることが可能
になり、結果的に、エラーが発生したときに、ソースコ
ードの１命令に対応したオブジェクトコードのブロック
の区切り目で実行を停止させるという処理が可能になる
のである。また、ソースコードの命令とオブジェクトコ
ードのブロックとを対応付けることができることによっ
て、デバッグや編集などが容易になるのである。さら
に、シーケンス命令以外のプログラムを強制的に実行さ
せることも可能になり、拡張性が増すことになる。
【００１３】一方、外部エラーフラグをセットするエラ
ーフラグレジスタを設けたことによって、オブジェクト
コードの組み合わせによるエラーの判定処理などを行っ
た場合の判定結果に基づいて外部エラーフラグをエラー
フラグレジスタにセットするというような処理が可能に
なり、マルチビット処理ユニットから発生する内部エラ
ーフラグとは別に、エラー処理が可能になるのである。
その結果、オブジェクトコードのプログラムによって複
雑なエラーの判定条件を設定することができ、エラー処
理の拡張性が増すことになる。
ーフラグレジスタを設けたことによって、オブジェクト
コードの組み合わせによるエラーの判定処理などを行っ
た場合の判定結果に基づいて外部エラーフラグをエラー
フラグレジスタにセットするというような処理が可能に
なり、マルチビット処理ユニットから発生する内部エラ
ーフラグとは別に、エラー処理が可能になるのである。
その結果、オブジェクトコードのプログラムによって複
雑なエラーの判定条件を設定することができ、エラー処
理の拡張性が増すことになる。
【００１４】
【実施例】プログラマブルコントローラの基本構成は、
図６に示した従来構成と同様であるから、以下では、主
としてコプロセッサ２１の内部構成について説明する。
コプロセッサ２１は、図８に示した従来構成に対して、
強制実行フラグレジスタ３４、エラーフラグレジスタ３
５を付加し、実行制御ユニット３３の構成を変更した点
で相違している。
図６に示した従来構成と同様であるから、以下では、主
としてコプロセッサ２１の内部構成について説明する。
コプロセッサ２１は、図８に示した従来構成に対して、
強制実行フラグレジスタ３４、エラーフラグレジスタ３
５を付加し、実行制御ユニット３３の構成を変更した点
で相違している。
【００１５】強制実行フラグレジスタ３４およびエラー
フラグレジスタ３５は、それぞれ３入力のアンド回路Ａ
ＮＤ2 ，ＡＮＤ3 と、アンド回路ＡＮＤ2 ，ＡＮＤ3 の
出力がクロック端子ＣＫに入力されるＤフリップフロッ
プＦＦ1 ，ＦＦ2 とにより構成される。各アンド回路Ａ
ＮＤ2 ，ＡＮＤ3 には、オブジェクトコードの後述する
フラグセット命令をデコードして得たフラグセット信号
sreqと、クロック信号clk とが入力され、また、アンド
回路ＡＮＤ2 の残りの入力端子にはフラグセット命令の
第３ビットｂ3 が入力され、アンド回路ＡＮＤ3 の残り
の入力端子にはフラグセット命令の第１ビットｂ1 が入
力される。また、ＤフリップフロップＦＦ1 のデータ端
子Ｄには、フラグセット命令の第２ビットｂ2 が入力さ
れ、ＤフリップフロップＦＦ2 のデータ端子Ｄには、フ
ラグセット命令の第０ビットｂ0 が入力される。フラグ
セット信号sreqは、フラグセット命令が発生したときに
Ｈレベル（以下、Ｈレベルを１とする）になるのであ
り、このとき同時に、フラグセット命令の第１ビットｂ
1 が１であると、クロック信号clk に同期してフラグセ
ット命令の第０ビットｂ0 の値がＤフリップフロップＦ
Ｆ2 にセットされる。また、フラグセット命令が発生し
たとき、フラグセット命令の第３ビットｂ3 が１である
と、クロック信号clk に同期してフラグセット命令の第
２ビットｂ2 の値がＤフリップフロップＦＦ1 にセット
されるのである。フラグセット命令の第０ビットｂ0 は
外部エラーフラグ、第１ビットｂ1 は外部エラーフラグ
の更新指示、第２ビットｂ2 は強制実行フラグ、第３ビ
ットｂ3 は強制実行フラグの更新指示というように意味
付けがなされている。
フラグレジスタ３５は、それぞれ３入力のアンド回路Ａ
ＮＤ2 ，ＡＮＤ3 と、アンド回路ＡＮＤ2 ，ＡＮＤ3 の
出力がクロック端子ＣＫに入力されるＤフリップフロッ
プＦＦ1 ，ＦＦ2 とにより構成される。各アンド回路Ａ
ＮＤ2 ，ＡＮＤ3 には、オブジェクトコードの後述する
フラグセット命令をデコードして得たフラグセット信号
sreqと、クロック信号clk とが入力され、また、アンド
回路ＡＮＤ2 の残りの入力端子にはフラグセット命令の
第３ビットｂ3 が入力され、アンド回路ＡＮＤ3 の残り
の入力端子にはフラグセット命令の第１ビットｂ1 が入
力される。また、ＤフリップフロップＦＦ1 のデータ端
子Ｄには、フラグセット命令の第２ビットｂ2 が入力さ
れ、ＤフリップフロップＦＦ2 のデータ端子Ｄには、フ
ラグセット命令の第０ビットｂ0 が入力される。フラグ
セット信号sreqは、フラグセット命令が発生したときに
Ｈレベル（以下、Ｈレベルを１とする）になるのであ
り、このとき同時に、フラグセット命令の第１ビットｂ
1 が１であると、クロック信号clk に同期してフラグセ
ット命令の第０ビットｂ0 の値がＤフリップフロップＦ
Ｆ2 にセットされる。また、フラグセット命令が発生し
たとき、フラグセット命令の第３ビットｂ3 が１である
と、クロック信号clk に同期してフラグセット命令の第
２ビットｂ2 の値がＤフリップフロップＦＦ1 にセット
されるのである。フラグセット命令の第０ビットｂ0 は
外部エラーフラグ、第１ビットｂ1 は外部エラーフラグ
の更新指示、第２ビットｂ2 は強制実行フラグ、第３ビ
ットｂ3 は強制実行フラグの更新指示というように意味
付けがなされている。
【００１６】実行制御ユニット３３は、Ｄフリップフロ
ップＦＦ2 の出力であるエラーフラグレジスタ３５の出
力と、マルチビット処理ユニット３２の内部でエラーが
発生すると出力される内部エラーフラグierrとの論理和
をとるオア回路ＯＲ1 、オア回路ＯＲ1 の出力の否定を
出力するノット回路ＮＯＴ1 、ビット処理ユニット３１
からマルチビット処理ユニット３２に対する実行許可信
号として出力されるビットアキュムレータbaccとノット
回路ＮＯＴ1 との論理積を出力するアンド回路ＡＮ
Ｄ1 、ＤフリップフロップＦＦ1 の出力である強制実行
フラグレジスタ３４の出力とアンド回路ＡＮＤ1 の出力
との論理和をとるオア回路ＯＲ2 により構成される。こ
のオア回路ＯＲ2 の出力がマルチビット処理ユニット３
２に対して実行を制御するように入力されるのである。
したがって、フラグセット命令による外部エラーフラグ
がエラーフラグレジスタ３５にセットされておらず、エ
ラーフラグレジスタ３５の内容が０であって、かつ、マ
ルチビット処理ユニット３２から内部エラーフラグierr
が発生していないときであって、ビットアキュムレータ
baccが１であれば、マルチビット処理ユニット３２は実
行状態になる。また、上の３つの前提の少なくとも１つ
が満たされていない場合であっても、強制実行フラグレ
ジスタ３４の内容が１であれば、マルチビット処理ユニ
ット３２は実行状態になるのである。要するに、エラー
フラグレジスタ３５に対して外部エラーフラグをセット
すれば、マルチビット処理ユニット３２の実行を停止さ
せることができ、強制実行フラグレジスタ３４に対して
強制実行フラグをセットすれば、他の条件にかかわりな
くマルチビット処理ユニット３２を強制的に実行状態に
設定することができるのである。
ップＦＦ2 の出力であるエラーフラグレジスタ３５の出
力と、マルチビット処理ユニット３２の内部でエラーが
発生すると出力される内部エラーフラグierrとの論理和
をとるオア回路ＯＲ1 、オア回路ＯＲ1 の出力の否定を
出力するノット回路ＮＯＴ1 、ビット処理ユニット３１
からマルチビット処理ユニット３２に対する実行許可信
号として出力されるビットアキュムレータbaccとノット
回路ＮＯＴ1 との論理積を出力するアンド回路ＡＮ
Ｄ1 、ＤフリップフロップＦＦ1 の出力である強制実行
フラグレジスタ３４の出力とアンド回路ＡＮＤ1 の出力
との論理和をとるオア回路ＯＲ2 により構成される。こ
のオア回路ＯＲ2 の出力がマルチビット処理ユニット３
２に対して実行を制御するように入力されるのである。
したがって、フラグセット命令による外部エラーフラグ
がエラーフラグレジスタ３５にセットされておらず、エ
ラーフラグレジスタ３５の内容が０であって、かつ、マ
ルチビット処理ユニット３２から内部エラーフラグierr
が発生していないときであって、ビットアキュムレータ
baccが１であれば、マルチビット処理ユニット３２は実
行状態になる。また、上の３つの前提の少なくとも１つ
が満たされていない場合であっても、強制実行フラグレ
ジスタ３４の内容が１であれば、マルチビット処理ユニ
ット３２は実行状態になるのである。要するに、エラー
フラグレジスタ３５に対して外部エラーフラグをセット
すれば、マルチビット処理ユニット３２の実行を停止さ
せることができ、強制実行フラグレジスタ３４に対して
強制実行フラグをセットすれば、他の条件にかかわりな
くマルチビット処理ユニット３２を強制的に実行状態に
設定することができるのである。
【００１７】ところで、コプロセッサ２１で用いる命令
には、図４に示すような４種類の形式がある。ここに、
src1、src2、dst1は、コプロセッサ２１の内部レジスタ
を指定するためのフィールドである。図４（ａ）は、オ
ブジェクトプログラムメモリ２２やデータメモリ２３と
内部レジスタとの間のデータの移動命令に対応するＭタ
イプと称する形式の命令である。上位６ビットは命令コ
ードフィールド（op-code)、次の３ビットは移動元を指
定するソースレジスタ指定フィールド(src1)、次の３ビ
ットは移動先を指定するディスティネーションレジスタ
指定フィールド(dst1)、次の４ビットはソースコードと
オブジェクトコードとの対応関係を示すステータスタグ
コードを格納するステータスタグフィールド（St) 、下
位１６ビットはメモリアドレスのオフセット値を格納す
るオフセットフィールド（offset) になっている。ここ
に、移動元や移動先が内部レジスタであれば指定された
内部レジスタが移動元や移動先になり、移動元や移動先
がオブジェクトプログラムメモリ２２やデータメモリ２
３であれば指定された内部レジスタに格納されたデータ
が移動元や移動先のアドレスになる。
には、図４に示すような４種類の形式がある。ここに、
src1、src2、dst1は、コプロセッサ２１の内部レジスタ
を指定するためのフィールドである。図４（ａ）は、オ
ブジェクトプログラムメモリ２２やデータメモリ２３と
内部レジスタとの間のデータの移動命令に対応するＭタ
イプと称する形式の命令である。上位６ビットは命令コ
ードフィールド（op-code)、次の３ビットは移動元を指
定するソースレジスタ指定フィールド(src1)、次の３ビ
ットは移動先を指定するディスティネーションレジスタ
指定フィールド(dst1)、次の４ビットはソースコードと
オブジェクトコードとの対応関係を示すステータスタグ
コードを格納するステータスタグフィールド（St) 、下
位１６ビットはメモリアドレスのオフセット値を格納す
るオフセットフィールド（offset) になっている。ここ
に、移動元や移動先が内部レジスタであれば指定された
内部レジスタが移動元や移動先になり、移動元や移動先
がオブジェクトプログラムメモリ２２やデータメモリ２
３であれば指定された内部レジスタに格納されたデータ
が移動元や移動先のアドレスになる。
【００１８】図４（ｂ）は、２個の内部レジスタに格納
された値の間での論理演算や算術演算の結果を他の内部
レジスタに格納するＲタイプと称する形式の命令であ
る。上位ビットから命令コードフィールド（op-code)に
６ビット、２個の被演算値がそれぞれ格納された２個の
内部レジスタを指定するソースレジスタ指定フィールド
(src1),(src2)に３ビットずつ、ステータスタグフィー
ルド（St) に４ビット、演算結果を格納する内部レジス
タを指定するディスティネーションレジスタ指定フィー
ルド(dst1)に３ビットを用いている。残りの下位１３ビ
ットはファンクションフィールド(function)として高機
能化などの目的で利用される空フィールドになってい
る。
された値の間での論理演算や算術演算の結果を他の内部
レジスタに格納するＲタイプと称する形式の命令であ
る。上位ビットから命令コードフィールド（op-code)に
６ビット、２個の被演算値がそれぞれ格納された２個の
内部レジスタを指定するソースレジスタ指定フィールド
(src1),(src2)に３ビットずつ、ステータスタグフィー
ルド（St) に４ビット、演算結果を格納する内部レジス
タを指定するディスティネーションレジスタ指定フィー
ルド(dst1)に３ビットを用いている。残りの下位１３ビ
ットはファンクションフィールド(function)として高機
能化などの目的で利用される空フィールドになってい
る。
【００１９】図４（ｃ）は、内部レジスタに格納された
値と、設定された値との間での論理演算や算術演算の結
果を他の内部レジスタに格納するＩタイプと称する形式
の命令である。この形式の命令では、Ｍタイプの形式の
命令のオフセットフィールドに代えて即値用フィールド
(immediate) を設けている点が形式上の相違点である。
この命令では、ソースレジスタ指定フィールド(src1)に
格納された値と即値用フィールド(immediate) に設定さ
れた値との間で、論理演算や算術演算が行われるのであ
る。したがって、演算すべき２つの値の一方が即値用フ
ィールド(immediate) に設定に格納される点を除けば、
Ｒタイプの命令と同様の処理を行うことになる。
値と、設定された値との間での論理演算や算術演算の結
果を他の内部レジスタに格納するＩタイプと称する形式
の命令である。この形式の命令では、Ｍタイプの形式の
命令のオフセットフィールドに代えて即値用フィールド
(immediate) を設けている点が形式上の相違点である。
この命令では、ソースレジスタ指定フィールド(src1)に
格納された値と即値用フィールド(immediate) に設定さ
れた値との間で、論理演算や算術演算が行われるのであ
る。したがって、演算すべき２つの値の一方が即値用フ
ィールド(immediate) に設定に格納される点を除けば、
Ｒタイプの命令と同様の処理を行うことになる。
【００２０】図４（ｄ）は、２個の内部レジスタに格納
された値の大小関係に応じてプログラムカウンタで設定
されたアドレスにジャンプしたり、１個の内部レジスタ
に格納されたアドレスにジャンプしたりするＪタイプと
称する形式の命令である。形式的には、Ｍタイプの形式
の命令のディスティネーションレジスタ指定フィールド
(dst1)に代えて、ソースレジスタ指定フィールド(src2)
を設けた形式になっている。すなわち、２個の内部レジ
スタを指定するソースレジスタ指定フィールド(src1),
(src2)に格納された値の大小関係を比較してプログムカ
ウンタで指定されたアドレスにジャンプしたり、いずれ
か一方のソースレジスタ指定フィールド(src1),(src2)
に格納された値をジャンプ先のアドレスとしてジャンプ
したりするのである。また、この形式の命令には無演算
命令も含まれる。
された値の大小関係に応じてプログラムカウンタで設定
されたアドレスにジャンプしたり、１個の内部レジスタ
に格納されたアドレスにジャンプしたりするＪタイプと
称する形式の命令である。形式的には、Ｍタイプの形式
の命令のディスティネーションレジスタ指定フィールド
(dst1)に代えて、ソースレジスタ指定フィールド(src2)
を設けた形式になっている。すなわち、２個の内部レジ
スタを指定するソースレジスタ指定フィールド(src1),
(src2)に格納された値の大小関係を比較してプログムカ
ウンタで指定されたアドレスにジャンプしたり、いずれ
か一方のソースレジスタ指定フィールド(src1),(src2)
に格納された値をジャンプ先のアドレスとしてジャンプ
したりするのである。また、この形式の命令には無演算
命令も含まれる。
【００２１】上述したステータスタグフィールド（St)
は４ビットであって、図５に示すように、ソースコード
の１単位を構成するワード数を格納するための３ビット
のコード数フィールド(code)と、ソースコードの各単位
に対応したオブジェクトコードのブロックの最後の命令
コードの位置を示す１ビットの終了位置指定フィールド
(end) とを備えている。ソースコードの１単位が複数ワ
ードであって対応するオブジェクトコードのブロックが
複数ワードである場合に、コンパイラはソースコードの
１単位に対応するオブジェクトコードのブロックの先頭
の命令コードのコード数フィールド(code)に、ソースコ
ードの１単位のワード数を設定する。また、同一ブロッ
ク内の他の命令コードについてはコード数フィールド(c
ode)を０に設定する。ここに、コード数フィールド(cod
e)は、３ビットであるから最大数は７になるが、ソース
コードの１単位が８ワード以上である場合もある。この
場合には、ソースコードの１単位に対応したオブジェク
トコードのブロックの先頭の命令コードから順にコード
数フィールド(code)にワード数を設定し、同一ブロック
内の合計のワード数が、ソースコードの１単位のワード
数になるようにすればよい。たとえば、ソースコードの
１単位が１５ワードであれば、オブジェクトコードの対
応するブロックの命令コードのコード数フィールド(cod
e)は、ブロックの先頭の命令コードから順に、７、７、
１となる。
は４ビットであって、図５に示すように、ソースコード
の１単位を構成するワード数を格納するための３ビット
のコード数フィールド(code)と、ソースコードの各単位
に対応したオブジェクトコードのブロックの最後の命令
コードの位置を示す１ビットの終了位置指定フィールド
(end) とを備えている。ソースコードの１単位が複数ワ
ードであって対応するオブジェクトコードのブロックが
複数ワードである場合に、コンパイラはソースコードの
１単位に対応するオブジェクトコードのブロックの先頭
の命令コードのコード数フィールド(code)に、ソースコ
ードの１単位のワード数を設定する。また、同一ブロッ
ク内の他の命令コードについてはコード数フィールド(c
ode)を０に設定する。ここに、コード数フィールド(cod
e)は、３ビットであるから最大数は７になるが、ソース
コードの１単位が８ワード以上である場合もある。この
場合には、ソースコードの１単位に対応したオブジェク
トコードのブロックの先頭の命令コードから順にコード
数フィールド(code)にワード数を設定し、同一ブロック
内の合計のワード数が、ソースコードの１単位のワード
数になるようにすればよい。たとえば、ソースコードの
１単位が１５ワードであれば、オブジェクトコードの対
応するブロックの命令コードのコード数フィールド(cod
e)は、ブロックの先頭の命令コードから順に、７、７、
１となる。
【００２２】一方、ソースコードの１単位に対応するブ
ロックの終了位置は、終了位置指定フィールド(end) の
内容により指定される。すなわち、終了位置指定フィー
ルド(end) が、「０」のときにはブロックの途中の命令
コードを示し、「１」のときには最終位置の命令コード
を示すのである。フラグセット命令は、これら４種類の
命令のうちＪタイプの命令であって、図２に示すよう
に、ソースレジスタ指定フィールド(src1),(src2)を未
使用とし、下位４ビットｂ0 〜ｂ3 を上述したように意
味付けしているのである。すなわち、第０ビットｂ0 と
第１ビットｂ1 とがエラーフラグセットフィールドにな
り、第２ビットｂ2 と第３ビットｂ3 とが強制実行フラ
グセットフィールドになっているのであって、各フラグ
セットフィールドの上位側のビットｂ1 ，ｂ3 が１であ
るときに、下位側のビットｂ0 ，ｂ2 がそれぞれエラー
フラグレジスタ３５と強制実行フラグレジスタ３４とに
セットされる。また、下位４ビットｂ0 〜ｂ3 に対して
このような意味付けをするのは、フラグセット用に設定
した専用の命令だけではなく、サブルーチンのリターン
命令なども同様に意味付けをすることができる。この場
合、リターン命令に対してもフラグセット信号sreqが発
生するようにデコーダを構成することが必要である。
ロックの終了位置は、終了位置指定フィールド(end) の
内容により指定される。すなわち、終了位置指定フィー
ルド(end) が、「０」のときにはブロックの途中の命令
コードを示し、「１」のときには最終位置の命令コード
を示すのである。フラグセット命令は、これら４種類の
命令のうちＪタイプの命令であって、図２に示すよう
に、ソースレジスタ指定フィールド(src1),(src2)を未
使用とし、下位４ビットｂ0 〜ｂ3 を上述したように意
味付けしているのである。すなわち、第０ビットｂ0 と
第１ビットｂ1 とがエラーフラグセットフィールドにな
り、第２ビットｂ2 と第３ビットｂ3 とが強制実行フラ
グセットフィールドになっているのであって、各フラグ
セットフィールドの上位側のビットｂ1 ，ｂ3 が１であ
るときに、下位側のビットｂ0 ，ｂ2 がそれぞれエラー
フラグレジスタ３５と強制実行フラグレジスタ３４とに
セットされる。また、下位４ビットｂ0 〜ｂ3 に対して
このような意味付けをするのは、フラグセット用に設定
した専用の命令だけではなく、サブルーチンのリターン
命令なども同様に意味付けをすることができる。この場
合、リターン命令に対してもフラグセット信号sreqが発
生するようにデコーダを構成することが必要である。
【００２３】以上のような構成によって、たとえば、サ
ブルーチンのリターン命令などをマルチビット処理ユニ
ット３２で強制的に実行しようとすれば、強制実行フラ
グセットフィールドの両ビットをともに１にセットした
リターン命令がオブジェクトコードのプログラム中に書
き込まれるようにしておく。このようなリターン命令で
は、図３（ａ）に示すようにデコーダからフラグセット
命令sreqが発生し、また、図３（ｂ）（ｃ）に示すよう
に、命令の強制実行フラグセットフィールドである第２
ビットｂ2 および第３ビットｂ3 が１であるから、図３
（ｄ）のようなクロック信号clk に同期してアンド回路
ＡＮＤ2 から図３（ｅ）のような信号がＤフリップフロ
ップＦＦ1 のクロック端子ＣＫに入力され、第２ビット
ｂ2 の値がラッチされるのである。これによって、マル
チビット処理ユニット３２は強制的に実行状態になり、
リターン命令を実行することができるのである。
ブルーチンのリターン命令などをマルチビット処理ユニ
ット３２で強制的に実行しようとすれば、強制実行フラ
グセットフィールドの両ビットをともに１にセットした
リターン命令がオブジェクトコードのプログラム中に書
き込まれるようにしておく。このようなリターン命令で
は、図３（ａ）に示すようにデコーダからフラグセット
命令sreqが発生し、また、図３（ｂ）（ｃ）に示すよう
に、命令の強制実行フラグセットフィールドである第２
ビットｂ2 および第３ビットｂ3 が１であるから、図３
（ｄ）のようなクロック信号clk に同期してアンド回路
ＡＮＤ2 から図３（ｅ）のような信号がＤフリップフロ
ップＦＦ1 のクロック端子ＣＫに入力され、第２ビット
ｂ2 の値がラッチされるのである。これによって、マル
チビット処理ユニット３２は強制的に実行状態になり、
リターン命令を実行することができるのである。
【００２４】一方、強制実行フラグセットフィールドの
上位側である第３ビットｂ3 を１に設定し、下位側であ
る第２ビットｂ2 を０に設定しておけば、強制実行フラ
グを解除することができる。外部エラーフラグについて
も同様であって、第０ビットｂ0 と第１ビットｂ1 とを
ともに１に設定すれば、外部エラーフラグが設定され、
第１ビットｂ1 を１、第０ビットｂ0 を０に設定すれ
ば、外部エラーフラグが解除されるのである。
上位側である第３ビットｂ3 を１に設定し、下位側であ
る第２ビットｂ2 を０に設定しておけば、強制実行フラ
グを解除することができる。外部エラーフラグについて
も同様であって、第０ビットｂ0 と第１ビットｂ1 とを
ともに１に設定すれば、外部エラーフラグが設定され、
第１ビットｂ1 を１、第０ビットｂ0 を０に設定すれ
ば、外部エラーフラグが解除されるのである。
【００２５】
【発明の効果】本発明は上述のように、コプロセッサ
に、オブジェクトコード中の強制実行フラグセットフィ
ールドによって強制実行フラグがセットされる強制実行
フラグレジスタと、オブジェクトコード中のエラーフラ
グセットフィールドによって外部エラーフラグがセット
されるエラーフラグレジスタと、出力値に基づいてマル
チビット処理ユニットの実行状態を制御することができ
る実行制御ユニットを設けているのであって、実行許可
信号がビット処理ユニットから送出されないか、マルチ
ビット処理ユニットから内部でのエラー検出による内部
エラーフラグが発生するか、外部エラーフラグがエラー
フラグレジスタにセットされるかのいずれかの条件が満
たされるとマルチビット処理ユニットの実行を停止し、
強制実行フラグが強制実行フラグレジスタにセットされ
ているときに他の条件にかかわらずマルチビット処理ユ
ニットを実行状態に設定するので、たとえば、オブジェ
クトコードのサブルーチンのリターン命令の強制実行フ
ラグセットフィールドの内容を、強制実行フラグレジス
タに強制実行フラグをセットする内容に設定しておけ
ば、サブルーチン内でエラーが生じたとしてもリターン
命令だけは実行するようにしてメインルーチンに復帰さ
せることが可能になり、結果的に、エラーが発生したと
きに、ソースコードの１命令に対応したオブジェクトコ
ードのブロックの区切り目で実行を停止させるという処
理が可能になるという効果を奏する。また、ソースコー
ドの命令とオブジェクトコードのブロックとを対応付け
ることができることによって、デバッグや編集などが容
易になるのである。さらに、シーケンス命令以外のプロ
グラムを強制的に実行させることも可能になり、たとえ
ば、シーケンス言語以外の言語（ＢＡＳＩＣなど）への
対応を可能とするなど、拡張性が増すという利点があ
る。
に、オブジェクトコード中の強制実行フラグセットフィ
ールドによって強制実行フラグがセットされる強制実行
フラグレジスタと、オブジェクトコード中のエラーフラ
グセットフィールドによって外部エラーフラグがセット
されるエラーフラグレジスタと、出力値に基づいてマル
チビット処理ユニットの実行状態を制御することができ
る実行制御ユニットを設けているのであって、実行許可
信号がビット処理ユニットから送出されないか、マルチ
ビット処理ユニットから内部でのエラー検出による内部
エラーフラグが発生するか、外部エラーフラグがエラー
フラグレジスタにセットされるかのいずれかの条件が満
たされるとマルチビット処理ユニットの実行を停止し、
強制実行フラグが強制実行フラグレジスタにセットされ
ているときに他の条件にかかわらずマルチビット処理ユ
ニットを実行状態に設定するので、たとえば、オブジェ
クトコードのサブルーチンのリターン命令の強制実行フ
ラグセットフィールドの内容を、強制実行フラグレジス
タに強制実行フラグをセットする内容に設定しておけ
ば、サブルーチン内でエラーが生じたとしてもリターン
命令だけは実行するようにしてメインルーチンに復帰さ
せることが可能になり、結果的に、エラーが発生したと
きに、ソースコードの１命令に対応したオブジェクトコ
ードのブロックの区切り目で実行を停止させるという処
理が可能になるという効果を奏する。また、ソースコー
ドの命令とオブジェクトコードのブロックとを対応付け
ることができることによって、デバッグや編集などが容
易になるのである。さらに、シーケンス命令以外のプロ
グラムを強制的に実行させることも可能になり、たとえ
ば、シーケンス言語以外の言語（ＢＡＳＩＣなど）への
対応を可能とするなど、拡張性が増すという利点があ
る。
【００２６】一方、外部エラーフラグをセットするエラ
ーフラグレジスタを設けたことによって、オブジェクト
コードの組み合わせによるエラーの判定処理などを行っ
た場合の判定結果に基づいて外部エラーフラグをエラー
フラグレジスタにセットするというような処理が可能に
なり、マルチビット処理ユニットから発生する内部エラ
ーフラグとは別に、エラー処理が可能になるのである。
その結果、オブジェクトコードのプログラムによって複
雑なエラーの判定条件を設定することができ、エラー処
理の拡張性が増すという利点を有するのである。
ーフラグレジスタを設けたことによって、オブジェクト
コードの組み合わせによるエラーの判定処理などを行っ
た場合の判定結果に基づいて外部エラーフラグをエラー
フラグレジスタにセットするというような処理が可能に
なり、マルチビット処理ユニットから発生する内部エラ
ーフラグとは別に、エラー処理が可能になるのである。
その結果、オブジェクトコードのプログラムによって複
雑なエラーの判定条件を設定することができ、エラー処
理の拡張性が増すという利点を有するのである。
【図１】実施例を示す要部ブロック図である。
【図２】実施例に用いるフラグセット命令の形式を示す
説明図である。
説明図である。
【図３】実施例の動作説明図である。
【図４】実施例に用いる命令コードの形式を示す説明図
である。
である。
【図５】実施例に用いる命令コード中のステータスタグ
フィールドの構成例を示す説明図である。
フィールドの構成例を示す説明図である。
【図６】本発明に係るプログラマブルコントローラのブ
ロック図である。
ロック図である。
【図７】本発明に係るプログラマブルコントローラでの
ソースコードとオブジェクトコードとの関係の例を示す
説明図である。
ソースコードとオブジェクトコードとの関係の例を示す
説明図である。
【図８】従来例を示す要部ブロック図である。
３１ ビット処理ユニット ３２ マルチビット処理ユニット ３３ 実行制御ユニット ３４ 強制実行フラグレジスタ ３５ エラーフラグレジスタ
Claims (1)
- 【請求項１】 シーケンスプログラムを実行する命令実
行専用のコプロセッサをメインプロセッサとは別に備
え、シーケンスプログラムのソースコードをコンパイル
して得たオブジェクトコードをコプロセッサによって実
行するプログラマブルコントローラにおいて、コプロセ
ッサは、ソースコードの基本命令に対応したオブジェク
トコードを実行するビット処理ユニットと、ソースコー
ドの応用命令に対応したオブジェクトコードを実行する
マルチビット処理ユニットと、オブジェクトコードの命
令中の強制実行フラグセットフィールドによって強制実
行フラグがセットされる強制実行フラグレジスタと、オ
ブジェクトコードの命令中のエラーフラグセットフィー
ルドによって外部エラーフラグがセットされるエラーフ
ラグレジスタと、出力によってマルチビット処理ユニッ
トの実行状態を制御する実行制御ユニットとを備え、実
行制御ユニットは、実行許可信号がビット処理ユニット
から送出されないか、マルチビット処理ユニットから内
部でのエラー検出による内部エラーフラグが発生する
か、外部エラーフラグがエラーフラグレジスタにセット
されるかのいずれかの条件が満たされるとマルチビット
処理ユニットの実行を停止し、強制実行フラグが強制実
行フラグレジスタにセットされているときに他の条件に
かかわらずマルチビット処理ユニットを実行状態に設定
することを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234987A JP2559929B2 (ja) | 1991-09-13 | 1991-09-13 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234987A JP2559929B2 (ja) | 1991-09-13 | 1991-09-13 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0573113A JPH0573113A (ja) | 1993-03-26 |
| JP2559929B2 true JP2559929B2 (ja) | 1996-12-04 |
Family
ID=16979378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234987A Expired - Fee Related JP2559929B2 (ja) | 1991-09-13 | 1991-09-13 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2559929B2 (ja) |
-
1991
- 1991-09-13 JP JP3234987A patent/JP2559929B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573113A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3711422B2 (ja) | 情報処理回路 | |
| US6560692B1 (en) | Data processing circuit, microcomputer, and electronic equipment | |
| KR0167005B1 (ko) | 중앙처리장치 | |
| JP3828677B2 (ja) | レジスタとメモリとの間のデータ転送 | |
| US20040015680A1 (en) | Data processor for modifying and executing operation of instruction code | |
| JPH09512652A (ja) | 多重命令セットによるデータ処理 | |
| US6550000B1 (en) | Processor to execute in parallel plurality of instructions using plurality of functional units, and instruction allocation controller | |
| JPH04260930A (ja) | データ処理装置 | |
| US20100017585A1 (en) | Microcomputer and encoding system for instruction code and CPU | |
| JPH04260927A (ja) | データ処理装置 | |
| JPH04260929A (ja) | データ処理装置 | |
| US20030037227A1 (en) | Processor enabling exception handling to be set by program | |
| JPS6212529B2 (ja) | ||
| JP2559929B2 (ja) | プログラマブルコントローラ | |
| JPH08221257A (ja) | データ処理装置用除算器 | |
| JP3570287B2 (ja) | マイクロコンピュータ | |
| EP0343668B1 (en) | Normalization control system for floating point arithmetic operations | |
| US20050216708A1 (en) | Processor for performing context switching, a method for performing context switching, a computer program for perform context switching | |
| JPH0588884A (ja) | 状態モード設定方式 | |
| JP2007287186A (ja) | Ｒｉｓｃ型ｃｐｕ，コンパイラ及びマイクロコンピュータ | |
| JPS63214804A (ja) | Ｐｌｃ用プロセツサ及びｐｌｃ | |
| JP2721609B2 (ja) | プログラマブルコントローラ | |
| JP2607319B2 (ja) | プログラマブルコントローラ | |
| JPH04260928A (ja) | データ処理装置 | |
| JP2721610B2 (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |