JP2567495B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JP2567495B2 JP2567495B2 JP2147105A JP14710590A JP2567495B2 JP 2567495 B2 JP2567495 B2 JP 2567495B2 JP 2147105 A JP2147105 A JP 2147105A JP 14710590 A JP14710590 A JP 14710590A JP 2567495 B2 JP2567495 B2 JP 2567495B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- switching element
- current
- conductors
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Static Devices (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、インバータ装置に関し、特に直流電源の
平滑コンデンサとブリッジ接続された各相のスイッチン
グ素子間を導体間に絶縁物を介した種層構造の平行導体
で接続した電圧形インバータ装置に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device, and more particularly, to a seed layer between conductors between a smoothing capacitor of a DC power source and a switching element of each phase bridge-connected. The present invention relates to a voltage source inverter device connected by parallel conductors having a structure.
第11図は例えば特開昭62−40069号公報に示される電
圧形インバータの接続構造である。この図に示されるよ
うに、平滑コンデンサ(1)とインバータ回路本体であ
るブリッジ接続された各スイッチング素子(4)〜
(7)は平行導体(2)で接続し、いわゆるインバータ
の平行導体回路を構成している。図において、(3)は
直流母線電流を検出する電流検出器、(8)〜(11)は
それぞれ各スイッチング素子(4)〜(7)に並列接続
されインバータの誘導負荷しゃ断時の転流エネルギーを
直流電源へ還流する還流ダイオード、(12)は各スイッ
チング素子(4)〜(7)から変換出力である交流出力
を外部へ出力する出力端子である。FIG. 11 shows the connection structure of the voltage type inverter shown in, for example, Japanese Patent Laid-Open No. 620069/1987. As shown in this figure, the smoothing capacitor (1) and each switching element (4) connected in a bridge, which is the main body of the inverter circuit, are connected.
(7) is connected by the parallel conductor (2) to form a so-called parallel conductor circuit of an inverter. In the figure, (3) is a current detector for detecting a DC bus current, (8) to (11) are connected in parallel to the switching elements (4) to (7), respectively, and commutation energy when the inductive load of the inverter is cut off. Is a free-wheeling diode for returning the current to the DC power source, and (12) is an output terminal for outputting the AC output which is the conversion output from each of the switching elements (4) to (7) to the outside.
尚、ここで述べている平行導体(2)とは、板状形状
でしかも長方形断面を有する一対の導体が絶縁物を介し
て積層した配線導体をいう。平行導体は実効インダクタ
ンスが極めて小さくまたその間の容量が大きいという特
徴をもっている。一般に静電容量は (Sは板状導体の面積、εは絶縁物の誘電率、lは導体
間距離)で表わされるので、本平行導体のような構造で
はSが大、lが小となるのでCは非常に大きくなる) 又、電流検出器(3)はスイッチング素子(4)〜
(7)の電流を直接検出するため、平行導体(2)とス
イッチング素子(4)〜(7)の間に挿入され接続され
ている。そして、電流検出器(3)の検出精度としては
短絡時の電流は非常に大きいため粗精度でよい。The parallel conductor (2) described here refers to a wiring conductor in which a pair of conductors having a plate-like shape and a rectangular cross section are laminated via an insulator. The parallel conductors have the characteristic that the effective inductance is extremely small and the capacitance therebetween is large. Generally the capacitance is (S is the area of the plate conductor, ε is the dielectric constant of the insulator, and 1 is the distance between the conductors). Therefore, in a structure such as this parallel conductor, S is large and l is small, so C is very small. In addition, the current detector (3) has switching elements (4) to
In order to directly detect the current of (7), it is inserted and connected between the parallel conductor (2) and the switching elements (4) to (7). Further, as the detection accuracy of the current detector (3), since the current at the time of short circuit is very large, coarse accuracy is sufficient.
第12図はスイッチング素子(4)及び(7)がオンし
ているときに出力端子(12)が短絡されると、電流検出
器(3)で過電流を検出し、スイッチング素子(4),
(7)をオフする。このときスイッチング素子(4)の
出力にどのような電圧がかかるかを説明するための図で
ある。FIG. 12 shows that when the output terminal (12) is short-circuited while the switching elements (4) and (7) are on, the current detector (3) detects an overcurrent, and the switching elements (4),
Turn off (7). It is a figure for demonstrating what kind of voltage is applied to the output of a switching element (4) at this time.
平行導体(2)はインダクタンス成分が小さく、容量
性成分が大きいので導体間の容量は等価的に容量(Cs)
で表わされ、又、電流検出器(3)は電流が発生する磁
界を用いて電流値を検出するため多少のインダクタンス
を有している。よってインダクタンスL1(14)で表わさ
れる。Since the parallel conductor (2) has a small inductance component and a large capacitive component, the capacitance between the conductors is equivalently the capacitance (C s ).
In addition, the current detector (3) has some inductance for detecting the current value by using the magnetic field generated by the current. Therefore, it is represented by the inductance L 1 (14).
いま、スイッチング素子(4)及び(7)がオンされ
ているときに出力端子(12)が誤って短絡されると過大
な電流が流れ、これを電流検出器(3)で検出しスイッ
チング素子(4),(7)もオフする。Now, when the output terminals (12) are mistakenly short-circuited while the switching elements (4) and (7) are turned on, an excessive current flows, which is detected by the current detector (3) and the switching elements ( 4) and (7) are also turned off.
いま、スイッチング素子(4),(7)をオフすると
出力線は多少誘導性を有するので電流IOを流し続けよう
とする。よって、還流ダイオード(10)、及び(9)が
オンする。一方直流母線の電流はしゃ断されるので、 で表わされる誘起電圧が発生する。Now, when the switching elements (4) and (7) are turned off, the output line is somewhat inductive, so that the current I O is kept flowing. Therefore, the free wheeling diodes (10) and (9) are turned on. On the other hand, the DC bus current is cut off, An induced voltage represented by is generated.
よって、いまオフしたスイッチング素子(4)の出力
に係る電圧VCEはVCE=VDC+VLであらわされる。(い
ま、還流ダイオード(10)のオン電圧は他に比べ小さい
ので0とする)また、LLはL1及び diD/dt の積に比例するので大きい電流を瞬時にしゃ断する場合
等は特に大きな電圧VLが発生する。Therefore, the voltage V CE related to the output of the switching element (4) which has just been turned off is represented by V CE = V DC + V L. (Now, the ON voltage of the free wheeling diode (10) is smaller than others, so it is set to 0.) L L is proportional to the product of L 1 and di D / d t , so when a large current is cut off instantaneously, etc. A particularly large voltage V L is generated.
上記の例では平滑コンデンサ(1)と各スイッチング
素子(4)〜(7)間を流れる直流母線電流検出に電流
検出器(3)を使用しているが、第15図のようにP側導
体をP側導体1(21a)、P側導体2(21b)と所定間隙
を開けて分離し、該間隙に電流検出用の抵抗器(24)を
配置し、該抵抗器(24)間の電圧に基づき直流母線電流
を検出しても良い。図において、(1)は主回路コンデ
ンサである平滑コンデンサ、(21a),(21b)はそれぞ
れP側導体1,2、(22)はN側導体、(23)はP側及び
N側導体を絶縁する絶縁板、(24)は電流検出用の抵抗
器であり、P側導体1(21a)、P側導体2(21b)の抵
抗接続端子(25),(25)に接続線(26)によって接続
されている。(27)は電流検出回路、(28)は各スイッ
チング素子より構成される主回路素子である。In the above example, the current detector (3) is used to detect the DC bus current flowing between the smoothing capacitor (1) and each switching element (4) to (7), but as shown in FIG. Is separated from the P-side conductor 1 (21a) and the P-side conductor 2 (21b) by making a predetermined gap, and a resistor (24) for current detection is arranged in the gap, and the voltage between the resistors (24) is The DC bus current may be detected based on the above. In the figure, (1) is a smoothing capacitor that is a main circuit capacitor, (21a) and (21b) are P-side conductors 1 and 2, (22) is an N-side conductor, and (23) is a P-side and N-side conductor. An insulating plate for insulation, (24) is a resistor for current detection, and is a connection wire (26) to the resistance connection terminals (25) and (25) of the P-side conductor 1 (21a) and P-side conductor 2 (21b). Connected by. (27) is a current detection circuit, and (28) is a main circuit element composed of each switching element.
この回路の動作としては、この抵抗器(24)の両端に
はV=ID・R(Rは検出抵抗器の値)で表される電圧が
発生するので、Vを測定することで電流検出回路(27)
でIDの値を測定することができる。The operation of this circuit, the voltage at both ends represented by V = I D · R (R value sense resistor) of the resistors (24) occurs, the current detected by measuring the V Circuits (27)
The value of I D can be measured with.
次に、第13図は上記インバータ平行導体回路における
各配線インダクタンスを等価的に示した図である。図
中、第12図と同一符号は同一、又は相当部分を示す。図
において、L1(17)〜L6(22)は配線インダクタンス、
L7a(12a)〜L7c(12c)は出力線(12)の配線インダク
タンスを示している。Next, FIG. 13 is a diagram equivalently showing each wiring inductance in the inverter parallel conductor circuit. In the figure, the same reference numerals as those in FIG. 12 indicate the same or corresponding portions. In the figure, L 1 (17) to L 6 (22) are wiring inductances,
L 7a (12a) to L 7c (12c) indicate the wiring inductance of the output line (12).
第14図は出力短絡時の電流の経路と電流をしゃ断した
ときL1(17)〜L6(22)までの配線インダクタンスに誘
起される誘起電圧V1(20)〜V6(25)を示す図である。Fig. 14 shows the current path during output short circuit and the induced voltage V 1 (20) to V 6 (25) induced in the wiring inductance from L 1 (17) to L 6 (22) when the current is cut off. FIG.
例えば、誤ってインバータの出力線(12)を短絡した
時にスイッチング素子(13)W+、スイッチング素子
(6)U-、スイッチング素子(7)V-のオン信号(他は
オフ信号)が入力されたとすると、電流は図に示した通
りスイッチング素子(13)W+からスイッチング素子
(6)U-及びスイッチング素子(11)V-を通して流れ
る。この時、この電流をしゃ断するとL1(17)〜L6(2
2)までのインダクタンスにより誘起電圧V1(20)〜V6
(25)が発生する。その大きさはしゃ断電流の時間当た
りの割合とインダクタンスの積で表わせる。For example, when the output line (12) of the inverter is erroneously short-circuited, the switching element (13) W + , the switching element (6) U − , and the switching element (7) V − ON signal (others are OFF signals) are input. Then, the current flows from the switching element (13) W + through the switching element (6) U − and the switching element (11) V − as shown in the figure. At this time, if this current is cut off, L 1 (17) to L 6 (2
Inductive voltage V 1 (20) to V 6 due to the inductance up to 2)
(25) occurs. The magnitude can be expressed by the product of the ratio of the breaking current per unit time and the inductance.
出力短絡時には非常に大きい電流が流れ、また急激に
しゃ断しないと出力素子が破壊するため di/dt は非常に大きな値になる。そのため僅かな配線インダク
タンスがあってもそれによる誘起電圧は大きな値にな
り、それがしゃ断した素子にかかるため、素子の耐圧を
越えることがある。第14図においては、スイッチング素
子(13)W+のVCEにかかる電圧はVCEW +=VDC+V1+V2+V
3+V5+V6となる。 When the output is short-circuited, a very large current flows, and unless it is cut off suddenly, the output element will be destroyed and di / dt will become a very large value. Therefore, even if there is a slight wiring inductance, the induced voltage has a large value and is applied to the interrupted element, which may exceed the withstand voltage of the element. In FIG. 14, the voltage applied to V CE of the switching element (13) W + is V CEW + = V DC + V 1 + V 2 + V
It becomes 3 + V 5 + V 6 .
こうした配線インダクタンスの悪影響をなくすため
に、従来は第18図のように長方形断面を持つ板状の導体
を絶縁物を介して各配線間を積層し、互いに発生磁束が
打ち消されるような構造をとっていた。In order to eliminate such adverse effects of wiring inductance, conventionally, as shown in Fig. 18, a plate-shaped conductor having a rectangular cross section is laminated between wirings with an insulator interposed between them, and a structure is adopted in which the generated magnetic flux is canceled by each other. Was there.
以下、この原理について第17図で説明する。 Hereinafter, this principle will be described with reference to FIG.
第17図において、例えば平行導体回路を破線A−A′
で切断し各線に流れる電流をその向きも含めて考えた場
合、その電流和は0となる。よってA−A′部で発生す
る磁界H=nI(Iは電流の大きさ、nはターン数で今の
場合1)は互いに打ち消し合う。In FIG. 17, for example, a parallel conductor circuit is indicated by a broken line AA ′.
If the current flowing through each line is taken into consideration including its direction, the sum of the currents becomes 0. Therefore, the magnetic fields H = nI (I is the magnitude of the current, n is the number of turns in this case, 1) generated in the AA 'portion cancel each other out.
Hが0になるということは磁束φ=BS=μHS(Bは磁
束密度、Sは断面積、μは透磁率)より発生する磁束φ
が0になるということである。電流しゃ断時に発生する
サージ電圧は より互いに磁束が打ち消し合うように配置するとサージ
電圧発生がなくなることになる。H becomes 0 means that magnetic flux φ = BS = μHS (B is magnetic flux density, S is cross-sectional area, μ is magnetic permeability)
Is 0. The surge voltage generated when the current is cut off is If they are arranged so that the magnetic fluxes cancel each other out, the surge voltage will be eliminated.
第17図で電流の和が0になる部分は○、△、□部であ
る。In FIG. 17, the portions where the sum of the currents becomes 0 are the circles, triangles, and squares.
よって、この部分で発生する磁束を打ち消すように打
ち消すように回路を配線すれば良い。Therefore, the circuit may be wired so as to cancel the magnetic flux generated in this portion.
第18図は上記原理に基づいて、○、△、□部を長方形
断面を持つ板状導体を絶縁物を介して積層構成し、発生
磁束を互いに打ち消すように配置したものである。FIG. 18 shows that, based on the above-mentioned principle, plate-shaped conductors having a rectangular cross section are laminated by interposing an insulator between the circles, triangles, and squares, and the generated magnetic fluxes are arranged so as to cancel each other.
以上のように平行導体回路を構成することにより、出
力短絡の保護時のように大きな電流を急激にしゃ断する
場合に発生するサージ電圧を、小さくすることができ、
スイッチング素子を保護することができる。By configuring the parallel conductor circuit as described above, it is possible to reduce the surge voltage that occurs when a large current is suddenly cut off as when protecting an output short circuit.
The switching element can be protected.
従来のインバータ装置は以上のように構成されている
ので、電流しゃ断時の電流検出器のインダクタンス(1
4)による誘起電圧がスイッチング素子に直接かかるた
め素子を破壊する等の問題点があった。特に短絡事故の
際等過大な電流が流れているときには、スイッチング素
子が破壊しないように短かい時間でしゃ断する必要があ
るので、電流検出器のインダクタンス(14)による誘起
電圧 が非常に大きくなり、特に問題があった。Since the conventional inverter device is configured as described above, the inductance of the current detector (1
Since the induced voltage due to 4) is directly applied to the switching element, there was a problem that the element was destroyed. Especially when an excessive current is flowing, such as during a short-circuit accident, it is necessary to shut off the switching element in a short time so as not to destroy it. Therefore, the induced voltage due to the inductance (14) of the current detector Became very large and there was a particular problem.
また、P側導体1,2間に抵抗器(24)を接続し、この
抵抗器間電圧に基づいて直流母線電流を検出するものに
おいても、直流母線には平行導体回路を用いてこの部分
の配線インダクタンスを下げているが検出抵抗を入れる
ために平行導体の+側(P側)を途中で分断し、接続線
で接続しているため、第16図に示すように検出抵抗器自
体のインダクタンス(24L1)と接続線インダクタンス
(24L2)が生じる。Also, in a case where a resistor (24) is connected between the P-side conductors 1 and 2 and a DC bus current is detected based on the voltage between the resistors, a parallel conductor circuit is used for the DC bus to connect this portion. Although the wiring inductance is lowered, the + side (P side) of the parallel conductor is divided in the middle to insert the detection resistance and is connected by the connecting line. Therefore, as shown in Fig. 16, the inductance of the detection resistor itself (24 L1 ) and connecting line inductance (24 L2 ) occur.
よって過電流を遮断した際に で表される誘起電圧が主回路素子にかかり、素子を破壊
する恐れがあった。また、検出抵抗器にはID 2・Rの発
熱があるため、検出抵抗器の大きさが大きくなり、検出
抵抗自体のインダクタンスを更に大きなものにしてい
た。Therefore, when the overcurrent is cut off, There is a risk that the induced voltage represented by will be applied to the main circuit element and destroy the element. Further, since the detection resistor generates heat of I D 2 · R, the size of the detection resistor is increased and the inductance of the detection resistor itself is further increased.
また、電流検出器或は抵抗器のインダクタンス成分に
よる誘起電圧の影響に拘りなく、配線インダクタンスの
悪影響を排除すべく各配線間をラミネートバーによって
積層し、各配線に発生する磁場を互いに打ち消す構造と
したが、第18図によりわかる通り三相出力のV相とW相
間が4層になっているため、例えば外側の2層の距離が
離れることによって漏れ磁束が増え、更に磁束の相殺効
果が減り、配線インダクタンスが増え、ラミネートバー
の効果が減少する。また、4層にすることで、3層に比
べ、導体板及び絶縁板が増えるため、材料費及び取付け
の工作費等が上がるといった問題点があった。In addition, regardless of the influence of the induced voltage due to the inductance component of the current detector or the resistor, a laminate bar is provided between the wirings to eliminate the adverse effect of the wiring inductance, and the magnetic fields generated in the wirings cancel each other. However, as can be seen from Fig. 18, since there are four layers between the V phase and W phase of the three-phase output, the leakage flux increases due to the distance between the two outer layers, and the effect of canceling the magnetic flux decreases. , The wiring inductance increases and the effect of the laminate bar decreases. In addition, the use of four layers increases the number of conductor plates and insulating plates as compared with the number of layers of three, so that there is a problem that the material cost, the work cost for mounting, and the like increase.
この第1の発明は上記のような問題点を解消するため
になされたもので、電流検出器のインダクタンスによる
発生電圧がスイッチング素子にかからないようにできる
インバータ装置を得ることを目的とし、また、この第2
及び第3の発明は直流母線に電流検出用の抵抗器を挿入
しても、抵抗器によるインダクタンスを小さくすること
ができるインバータ装置を得ることを目的とし、更に、
この第4の発明は、ラミネートバーを3層構造にできる
インバータ平行導体回路を用いたインバータ装置を得る
ことを目的とする。The first aspect of the present invention has been made to solve the above problems, and an object thereof is to obtain an inverter device capable of preventing a voltage generated by an inductance of a current detector from being applied to a switching element. Second
And the third invention aims to obtain an inverter device capable of reducing the inductance of the resistor even if a resistor for current detection is inserted in the DC bus.
An object of the fourth invention is to obtain an inverter device using an inverter parallel conductor circuit capable of forming a laminate bar in a three-layer structure.
この第1の発明に係るインバータ装置は、直流電源の
平滑コンデンサから三相ブリッジ接続された各相のスイ
ッチング素子への一対の直流入力導体と各スイッチング
素子毎の交流出力導体間を絶縁物を介して積層構造とし
て上記一対の直流入力導体に容量成分を持たせ、該容量
性成分を有した直流入力導体と上記平滑コンデンサ間に
上記スイッチング素子に流れる電流を検出する電気部品
を挿入したものである。In the inverter device according to the first aspect of the present invention, a pair of DC input conductors from the smoothing capacitor of the DC power source to the switching elements of each phase connected in the three-phase bridge and an AC output conductor of each switching element are provided with an insulator interposed therebetween. As a laminated structure, a capacitance component is provided to the pair of DC input conductors, and an electric component for detecting a current flowing in the switching element is inserted between the DC input conductor having the capacitive component and the smoothing capacitor. .
又、この第2の発明は直流電源の平滑コンデンサから
三相ブリッジ接続された各相のスイッチング素子への一
対の直流入力導体と各スイッチング素子毎の交流出力導
体間を絶縁物を介して積層構造とし、該積層構造を採る
複数の導体中の少なくとも1つの導体の電流経路の一部
を抵抗体で構成し、該抵抗体の両端電圧より電流値を検
出するようにしたものである。The second invention is a laminated structure in which a pair of DC input conductors from a smoothing capacitor of a DC power source to a switching element of each phase connected in a three-phase bridge and an AC output conductor of each switching element are laminated with an insulator interposed therebetween. A part of the current path of at least one conductor among the plurality of conductors having the laminated structure is constituted by a resistor, and the current value is detected from the voltage across the resistor.
また、この第3の発明は、第2の発明における抵抗体
を低抗体を導体に対して垂直方向に折り返して曲成した
ものである。The third aspect of the present invention is obtained by bending the resistor according to the second aspect of the invention by folding back the low antibody in the direction perpendicular to the conductor.
また、この第4の発明は、直流電源の平滑コンデンサ
の正側端子と負側端子のそれぞれに導通する正側直流入
力導体と負側直流入力導体の間に、スイッチング素子を
直列に接続して構成したアームをU相分、V相分、W相
分の順に3つ並列接続して三相ブリッジを構成し、この
三相ブリッジを構成するU相とV相スイッチング素子間
の正側及び負側直流入力導体とU相スイッチング素子の
交流出力導体とを、各導体に流れる電流が発する磁界を
相殺する手段を用いて配線し、且つ、V相とW相スイッ
チング素子間の正側及び負側直流入力導体とW相スイッ
チング素子の交流出力導体とを、各導体に流れる電流に
よって発する磁界を相殺する手段を用いて配線すると共
に、U相分とW相分の各交流出力導体を、V相分の交流
出力導体に寄せて各導体を共に外部に引き出す構成とし
たものである。Further, the fourth invention is such that a switching element is connected in series between a positive side DC input conductor and a negative side DC input conductor which are respectively connected to the positive side terminal and the negative side terminal of the smoothing capacitor of the DC power supply. Three configured arms are connected in parallel in the order of U-phase, V-phase, and W-phase to form a three-phase bridge, and the positive side and the negative side between the U-phase and V-phase switching elements that form this three-phase bridge. The side DC input conductor and the AC output conductor of the U-phase switching element are wired using means for canceling the magnetic field generated by the current flowing through each conductor, and the positive and negative sides between the V-phase and W-phase switching elements are arranged. The DC input conductor and the AC output conductor of the W-phase switching element are wired using a means for canceling the magnetic field generated by the current flowing through each conductor, and the U-phase and W-phase AC output conductors are connected to the V-phase. Min. To the AC output conductor for each The body together is obtained by a configuration to bring out to the outside.
この第1の発明によれば、一対の直流入力導体の間に
絶縁物を介して積層することで直流入力導体に容量性成
分を持たせ、該容量性成分を有した直流入力導体と上記
平滑コンデンサ間に上記スイッチング素子に流れる電流
を検出する電気検出器を接続したので、スイッチング素
子がON動作した時に電流検出器のリアクタンス成分によ
り誘起電圧が発生しても、この誘起電圧は平行導体間に
存在する容量によって吸収されるため、サージ電圧がス
イッチング素子に発生するのを阻止することができる。According to the first aspect of the present invention, by laminating an insulating material between a pair of DC input conductors, the DC input conductor is provided with a capacitive component, and the DC input conductor having the capacitive component and the above-mentioned smoothing are provided. Since an electrical detector that detects the current flowing through the switching element is connected between the capacitors, even if an induced voltage is generated by the reactance component of the current detector when the switching element is turned on, this induced voltage is generated between parallel conductors. Since it is absorbed by the existing capacitance, it is possible to prevent a surge voltage from being generated in the switching element.
また、この第2の発明によれば、平行導体の一部を所
定の抵抗値を有する板状の抵抗体で構成したことで、平
行導体構造を崩さずに直流母線に電流検出抵抗を挿入で
きるため低インダクタンスの直流母線回路が構成でき
る。Further, according to the second aspect of the present invention, since a part of the parallel conductor is formed of a plate-shaped resistor having a predetermined resistance value, the current detection resistor can be inserted in the DC bus without breaking the parallel conductor structure. Therefore, a low-inductance DC bus circuit can be constructed.
また、この第3の発明によれば、第2の発明に係る抵
抗体を、抵抗体に流れる電流による発生磁界を互いに打
ち消すような構造としたので、低インダクタンスの直流
母線回路が構成できる。Further, according to the third aspect of the invention, the resistor according to the second aspect of the invention has a structure in which the magnetic fields generated by the current flowing through the resistor cancel each other out, so that a low-inductance DC bus circuit can be constructed.
また、第4の発明によれば、三相ブリッジを構成する
U相とV相スイッチング素子間の正側及び負側直流入力
導体とU相スイッチング素子の交流出力導体とを、各導
体に流れる電流が発する磁界を相殺する手段を用いて配
線し、且つ、V相とW相スイッチング素子間の正側及び
負側直流入力導体とW相スイッチング素子の交流出力導
体とを、各導体に流れる電流によって発する磁界を相殺
する手段を用いて配線すると共に、U相分とW相分の各
交流出力導体を、V相分の交流出力導体に寄せて各導体
を共に外部に引き出すこと各導体に発生する磁束を相殺
すると共に、平行導体を三層構造で済むことができ配線
インダクタンスを小さくすることができる。According to the fourth aspect of the invention, the currents flowing through the respective conductors of the positive and negative side DC input conductors between the U-phase and V-phase switching elements and the AC output conductors of the U-phase switching elements which form the three-phase bridge. Are wired by using a means for canceling the magnetic field generated by, and the positive and negative side DC input conductors between the V-phase and W-phase switching elements and the AC output conductors of the W-phase switching elements are changed by the currents flowing through the conductors. Wiring is performed using a means for canceling the generated magnetic field, and each of the U-phase and W-phase AC output conductors is brought close to the V-phase AC output conductor to bring out the respective conductors to the outside. In addition to canceling out the magnetic flux, the parallel conductors can have a three-layer structure and the wiring inductance can be reduced.
(実施例) 以下、この発明の一実施例を図について説明する。第
1図は本実施例によるインバータ装置を構成するインバ
ータ平行導体回路の構成図である。従来の第5図との違
いは電流検出器(3)が平滑コンデンサ(1)と平行導
体(2)の間に挿入されている点である。Embodiment An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of an inverter parallel conductor circuit which constitutes the inverter device according to the present embodiment. The difference from the conventional FIG. 5 is that the current detector (3) is inserted between the smoothing capacitor (1) and the parallel conductor (2).
第2図は本実施例におけるインバータ平行導体回路に
おいて、出力短絡時の電流しゃ断、特に、スイッチング
素子に分担させる電圧を説明するための図である。FIG. 2 is a diagram for explaining the current interruption at the time of output short-circuit, particularly the voltage shared by the switching elements in the inverter parallel conductor circuit in the present embodiment.
従来例と同様にスイッチング素子(4)及び(7)が
オンしているときに出力端子(12)が短絡されると電流
検出器(3)で過電流を検出し、スイッチング素子
(4),(7)をオフする。このとき、還流ダイオード
(10)及び(9)がオンすると、電流検出器(3)のイ
ンダクタンスL1(14)によって の誘起電圧VLが発生するが、今回は平行導体の容量
(CS)があるために、この誘起電圧は容量(CS)で吸収
される。よって、スイッチング素子にかかる電圧はVCE
≒VDCとなり、従来装置のように大きな電圧がスイッチ
ング素子に係ることはない。As in the conventional example, when the output terminals (12) are short-circuited while the switching elements (4) and (7) are on, the current detector (3) detects an overcurrent, and the switching elements (4), Turn off (7). At this time, when the free wheeling diodes (10) and (9) are turned on, the inductance L 1 (14) of the current detector (3) causes The induced voltage V L is generated, but this time the induced voltage is absorbed by the capacity (C S ) because of the parallel conductor capacity (C S ). Therefore, the voltage applied to the switching element is V CE
≈V DC , so that a large voltage is not applied to the switching element unlike the conventional device.
なお、上記実施例では、2アーム(一対のスイッチン
グ素子が2つ)の場合につき説明をしたが、3アーム又
は複数アームのインバータでも同様の効果が得られる。In the above embodiment, the case of two arms (two pairs of switching elements) has been described, but the same effect can be obtained with a three-arm or multiple-arm inverter.
上記第1の発明の実施例では、平行導体に流れる直流
母線電流を電流検出器によって検出する例を示したが、
この第2の発明のように、平行導体中、P側平行導体の
一部を抵抗体によって構成し、該抵抗体間の検出電圧に
基づいて、直流母線電流を検出しても同様の効果を奏す
る。第3図はこの第2の発明の一実施例に使用した平行
導体の構成図である。尚、図中、第15図と同一部は、同
一又は相当部分を示し、その詳細な説明は省略する。In the embodiment of the first invention, an example in which the DC bus current flowing in the parallel conductors is detected by the current detector has been shown.
As in the second aspect of the invention, even if a part of the P-side parallel conductor in the parallel conductor is formed by a resistor and the DC bus current is detected based on the detection voltage between the resistors, the same effect can be obtained. Play. FIG. 3 is a block diagram of a parallel conductor used in an embodiment of the second invention. In the figure, the same parts as those in FIG. 15 indicate the same or corresponding parts, and detailed description thereof will be omitted.
図において、(24a)は所定の抵抗値を有する検出抵
抗部(板)、(25a)は検出抵抗部(24a)で生じた電圧
降下値を測定するための電圧検出端子である。In the figure, (24a) is a detection resistor portion (plate) having a predetermined resistance value, and (25a) is a voltage detection terminal for measuring a voltage drop value generated in the detection resistor portion (24a).
第3図を見ても明らかなように、検出抵抗を入れるた
めに平行導体構造を崩していないので、低インダクタン
スを実現している。また、板状なので比較的表面積さ大
きくとれるため、ID 2・Rによって生じるジュール熱の
発生を効率よく放散できるというメリットもある。As is clear from FIG. 3, since the parallel conductor structure is not broken in order to put the detection resistance, a low inductance is realized. In addition, since it has a plate shape and can have a relatively large surface area, there is an advantage that the Joule heat generated by I D 2 · R can be efficiently dissipated.
本実施例では、検出抵抗部を金属の板で構成したが、
抵抗ペースト等を塗布しても同様の効果が得られる。In the present embodiment, the detection resistor portion is composed of a metal plate,
The same effect can be obtained by applying a resistance paste or the like.
第4図は本実施例の平行導体を横から見た図、第5図
は本実施例の平行導体を用いたインバータ装置、第6図
はその等価回路であり、この等価回路に示されるように
直流母線のインダクタンスが非常に小さいため、大電流
を急激にしゃ断しても によるサージ電圧が小さいため、従来のように主回路素
子(28)を破壊することはない。FIG. 4 is a side view of the parallel conductor of this embodiment, FIG. 5 is an inverter device using the parallel conductor of this embodiment, and FIG. 6 is an equivalent circuit thereof, as shown in this equivalent circuit. Since the DC bus has a very small inductance, even if a large current is suddenly cut off, Since the surge voltage due to is small, the main circuit element (28) is not destroyed unlike the conventional case.
第7図はこの第3の発明の一実施例を示す図、第4図
はその説明図である。第7図を見てもわかるように、検
出抵抗部は中間で折り返した構造になっているので、発
生磁界が互いに打ち消されるため、低インダクタンスを
実現している。FIG. 7 is a diagram showing an embodiment of the third invention, and FIG. 4 is an explanatory diagram thereof. As can be seen from FIG. 7, since the detection resistor portion has a structure in which it is folded back in the middle, the generated magnetic fields cancel each other out, so that low inductance is realized.
第9図はこの第4の発明の一実施例の原理を示す図、
第10図は本実施例装置の配線の例を示す図である。FIG. 9 is a diagram showing the principle of an embodiment of the fourth invention,
FIG. 10 is a diagram showing an example of wiring of the device of this embodiment.
第9図が従来の第18図と異なるのは、U,V,W相の出力
線の取り出し方である。電流の和が向きも含めて0にな
ればよいわけで、第9図に示すようにU,W相の出力線を
V相の位置から取り出す。FIG. 9 differs from the conventional FIG. 18 in how to take out the output lines of the U, V and W phases. It suffices that the sum of the currents, including the direction, becomes 0. Therefore, as shown in FIG. 9, the U and W phase output lines are taken out from the V phase position.
この場合、○,△,◎部の電流の和は0となる。 In this case, the sum of the currents in the circles, triangles, and circles is zero.
第10図は第9図の原理に基づいて○,△,◎部をラミ
ネートバー等の平行導体で構成したものである。FIG. 10 shows that the circles, triangles, and circles are made of parallel conductors such as laminate bars based on the principle of FIG.
第18図と比較してもわかるように、4層になっている
所はなく、最高でも3層であり、かつ、磁束の相殺効果
がある(3層構造なので、漏れ磁束が減少し、従来以上
に磁束の相殺効果がある)。As can be seen from comparison with FIG. 18, there are no four layers, and there are at most three layers, and there is a magnetic flux canceling effect (because of the three-layer structure, leakage flux is reduced, There is a magnetic flux offset effect above).
なお、上記実施例では磁束を相殺するために、長方形
断面を持つ導体板を絶縁板を介して積層するラミネート
バーを用いたが、互いに磁束の相殺効果がある他の手段
(より線等)を用いてもよい。In addition, in the above-mentioned embodiment, in order to cancel the magnetic flux, the laminate bar in which the conductor plates having the rectangular cross section are laminated via the insulating plate is used. You may use.
(発明の効果) 以上のように、この第1の発明によれば、直流母線の
平行導体と平滑コンデンサの間にインダクタンス成分を
持つ電気部品を設けるようにしたので、該電気部品によ
るサージ電圧をスイッチング素子側に負担させることが
なくなった。よって、過電流しゃ断のような高いサージ
電圧を発生する場合でも、スイッチング素子素子を破壊
することなく、保護できるので信頼性の高い装置が得ら
れる効果がある。(Effect of the Invention) As described above, according to the first invention, the electric component having the inductance component is provided between the parallel conductor of the DC bus and the smoothing capacitor. There is no longer a burden on the switching element side. Therefore, even when a high surge voltage such as an overcurrent cutoff is generated, the switching element can be protected without being destroyed, so that a highly reliable device can be obtained.
また、この第2の発明によれば、平行導体構造を崩さ
ずに、平行導体中に電流検出用の抵抗器を設けたので、
直流母線のインダクタンスの小さい回路が得られた。Further, according to the second aspect of the invention, since the resistor for detecting the current is provided in the parallel conductor without breaking the parallel conductor structure,
A circuit with a small inductance of the DC bus was obtained.
よって、大電流を急激にしゃ断しても発生サージ電圧
が小さくなった。また、検出抵抗部の表面積が大きくな
ったため放熱効果も増大する効果がある。Therefore, even if the large current is suddenly cut off, the generated surge voltage becomes small. Further, since the surface area of the detection resistor portion is increased, the heat radiation effect is also increased.
また、第3の発明によれば、第2の発明による抵抗体
を平行導体に対して垂直方向に折り返し曲折して構成し
たことで、発生磁界が互いに打ち消されるため、平行導
体の低インダクタンスを実現できる効果がある。According to the third aspect of the invention, since the resistors according to the second aspect of the invention are folded back and bent in the vertical direction with respect to the parallel conductors, the generated magnetic fields cancel each other, so that a low inductance of the parallel conductors is realized. There is an effect that can be done.
また、この第4の発明によれば、インバータの主回路
部を互いに電流の和が0となる部分をラミネートバーな
どの低インダクタンス導体で最高でも3層構造となるよ
うに接続したので、外側2相の距離が縮まり、漏れ磁束
が減少することで、磁束の相殺効果が高まり、且つ、配
線インダクタンスが減ることで、結合性の高い高性能の
インバータ装置を得られる効果がある。Further, according to the fourth aspect of the invention, the main circuit portion of the inverter is connected so that the portions where the sum of the currents becomes 0 are connected by a low inductance conductor such as a laminate bar so as to have a three-layer structure at the maximum. Since the phase distance is shortened and the leakage magnetic flux is reduced, the effect of canceling the magnetic flux is enhanced, and the wiring inductance is reduced, so that a high-performance inverter device with high coupling can be obtained.
第1図はこの第1の発明の一実施例によるインバータ装
置を構成するインバータ平行導体回路の回路図、第2図
は本実施例による平行導体回路の電流しゃ断時の電圧分
担を説明するための図、第3図はこの第2の発明の一実
施例によるインバータ装置における平行導体の構成図、
第4図は本実施例における平行導体の側面図、第5図は
本実施例における平行導体を使用したインバータ装置の
構成図、第6図は本実施例におけるインバータ装置の等
価回路図、第7図はこの第3の発明の一実施例によるイ
ンバータ装置における平行導体の構成図、第8図は本実
施例における平行導体の動作を説明する図、第9図はこ
の第4の発明の一実施例によるインバータ装置の原理を
示す図、第10図は本実施例装置の配線図、第11図、第15
図は従来装置におけるインバータ平行導体回路の回路
図、第12図は従来装置における平行導体回路の電流しゃ
断時の電圧分担を説明するための図、第13図は各配線リ
アクタンスを等価的に示したインバータ主回路図、第14
図は従来装置における出力短絡時の状況を示す図、第16
図は従来のインバータ装置の等価回路図、第17図は従来
のインバータ平行導体回路の原理を示す図、第18図は従
来のインバータ平行導体回路の配線図である。 図において、(1)は平滑コンデンサ、(2)は平行導
体、(3)は電流検出器、(4)〜(7),(13),
(14)はスイッチング素子、(12)は出力端子、(21)
はP側導体、(22)はN側導体、(24a),(24b)は検
出抵抗部。 尚、図中同一符号は同一又は相当部分を示す。FIG. 1 is a circuit diagram of an inverter parallel conductor circuit which constitutes an inverter device according to an embodiment of the first invention, and FIG. 2 is a diagram for explaining voltage sharing during current interruption of the parallel conductor circuit according to this embodiment. FIG. 3 and FIG. 3 are configuration diagrams of parallel conductors in an inverter device according to an embodiment of the second invention,
FIG. 4 is a side view of the parallel conductor in this embodiment, FIG. 5 is a configuration diagram of an inverter device using the parallel conductor in this embodiment, FIG. 6 is an equivalent circuit diagram of the inverter device in this embodiment, and FIG. FIG. 8 is a configuration diagram of parallel conductors in an inverter device according to one embodiment of the third invention, FIG. 8 is a diagram for explaining the operation of the parallel conductors in this embodiment, and FIG. 9 is one embodiment of the fourth invention. FIG. 10 is a diagram showing the principle of an inverter device according to an example, FIG. 10 is a wiring diagram of the device of this embodiment, FIG. 11 and FIG.
FIG. 12 is a circuit diagram of an inverter parallel conductor circuit in a conventional device, FIG. 12 is a diagram for explaining voltage sharing at the time of current interruption of a parallel conductor circuit in a conventional device, and FIG. 13 is an equivalent view of each wiring reactance. Inverter main circuit diagram, 14th
The figure shows the situation when the output is short-circuited in the conventional device.
FIG. 17 is an equivalent circuit diagram of a conventional inverter device, FIG. 17 is a diagram showing the principle of a conventional inverter parallel conductor circuit, and FIG. 18 is a wiring diagram of the conventional inverter parallel conductor circuit. In the figure, (1) is a smoothing capacitor, (2) is a parallel conductor, (3) is a current detector, (4) to (7), (13),
(14) is a switching element, (12) is an output terminal, (21)
Is a P-side conductor, (22) is an N-side conductor, and (24a) and (24b) are detection resistor parts. The same reference numerals in the drawings indicate the same or corresponding parts.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−144578(JP,A) 特開 昭62−221878(JP,A) 特開 平1−185172(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-62-144578 (JP, A) JP-A-62-221878 (JP, A) JP-A-1-185172 (JP, A)
Claims (3)
ジ接続された各相のスイッチング素子への一対の直流入
力導体と各スイッチング素子毎の交流出力導体間を絶縁
物を介して積層構造として上記一対の直流入力導体に容
量成分を持たせ、該容量性成分を有した直流入力導体と
上記平滑コンデンサ間に上記スイッチング素子に流れる
電流を検出する電気部品を挿入したことを特徴とするイ
ンバータ装置。1. A pair of DC input conductors from a smoothing capacitor of a DC power source to a switching element of each phase connected in a three-phase bridge and an AC output conductor of each switching element as a laminated structure with an insulator interposed therebetween. 2. An inverter device characterized in that the DC input conductor is provided with a capacitive component, and an electrical component for detecting a current flowing through the switching element is inserted between the DC input conductor having the capacitive component and the smoothing capacitor.
ジ接続された各相のスイッチング素子への一対の直流入
力導体と各スイッチング素子毎の交流出力導体間を絶縁
物を介して積層構造とし、該積層構造を採る複数の導体
中の少なくとも1つの導体の電流経路の一部を抵抗体で
構成し、該抵抗体の両端電圧より電流値を検出すること
を特徴とするインバータ装置。2. A laminated structure between a pair of DC input conductors from a smoothing capacitor of a DC power supply to a switching element of each phase connected in a three-phase bridge and an AC output conductor of each switching element with an insulator interposed therebetween, An inverter device characterized in that a part of a current path of at least one conductor among a plurality of conductors having a laminated structure is constituted by a resistor, and a current value is detected from a voltage across the resistor.
において、抵抗体を導体に対して垂直方向に折り返して
曲成したことを特徴とするインバータ装置。3. The inverter device according to claim 2, wherein the resistor is bent and bent in a direction perpendicular to the conductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147105A JP2567495B2 (en) | 1990-02-20 | 1990-06-05 | Inverter device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3857190 | 1990-02-20 | ||
| JP2-38571 | 1990-02-20 | ||
| JP2147105A JP2567495B2 (en) | 1990-02-20 | 1990-06-05 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03293973A JPH03293973A (en) | 1991-12-25 |
| JP2567495B2 true JP2567495B2 (en) | 1996-12-25 |
Family
ID=26377835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2147105A Expired - Lifetime JP2567495B2 (en) | 1990-02-20 | 1990-06-05 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2567495B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5192181B2 (en) * | 2007-05-24 | 2013-05-08 | 東芝三菱電機産業システム株式会社 | Power converter |
| JP6054007B1 (en) * | 2015-04-07 | 2016-12-27 | 三菱電機株式会社 | Power converter |
| JP7088106B2 (en) * | 2019-03-28 | 2022-06-21 | 株式会社明電舎 | Conductor connection structure |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144578A (en) * | 1985-12-17 | 1987-06-27 | Mitsubishi Electric Corp | Inverter circuit |
| JPS62221878A (en) * | 1986-03-13 | 1987-09-29 | Mitsubishi Electric Corp | Inverter circuit |
| JPH01185172A (en) * | 1988-01-18 | 1989-07-24 | Fuji Electric Co Ltd | Transistor inverter apparatus |
-
1990
- 1990-06-05 JP JP2147105A patent/JP2567495B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03293973A (en) | 1991-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028779A (en) | Power inverter device | |
| DE112015003784B4 (en) | semiconductor power module and semiconductor drive device | |
| EP1160866A2 (en) | Power wiring structure and semiconductor device | |
| CN102347685A (en) | Three level power converting device | |
| GB2242580A (en) | Inverter unit with improved bus-plate configuration | |
| JP2008245451A (en) | Power converter | |
| US9679700B2 (en) | Capacitor module and power conversion device | |
| JP2567495B2 (en) | Inverter device | |
| JPH07170723A (en) | Semiconductor stack | |
| JPH0819267A (en) | Inverter controller | |
| JP2000152604A (en) | Power converter | |
| JPH08140363A (en) | Power converter | |
| JP3209727B2 (en) | Fault-tolerant power supply circuit | |
| JP2001057782A (en) | Power converter | |
| JPH0541396U (en) | Inverter device | |
| JP2651575B2 (en) | Inverter overcurrent detection device | |
| JPH10309073A (en) | Power converter and method of manufacturing the same | |
| JPS63290122A (en) | Overcurrent releasing device for breaker | |
| JPH0467436B2 (en) | ||
| JP2000125543A (en) | Surge voltage-suppressing means and semiconductor power conversion device | |
| JP7853899B2 (en) | Power converter | |
| JP4484335B2 (en) | Power converter | |
| JP5228873B2 (en) | Multilayer wiring conductor of semiconductor power converter | |
| JP3170002B2 (en) | Split winding transformer | |
| JP4550307B2 (en) | Power converter |