Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2567866B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JP2567866B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2567866B2
JP2567866B2 JP62207385A JP20738587A JP2567866B2 JP 2567866 B2 JP2567866 B2 JP 2567866B2 JP 62207385 A JP62207385 A JP 62207385A JP 20738587 A JP20738587 A JP 20738587A JP 2567866 B2 JP2567866 B2 JP 2567866B2
Authority
JP
Japan
Prior art keywords
lead
bump
resist layer
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62207385A
Other languages
Japanese (ja)
Other versions
JPS6451627A (en
Inventor
和彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP62207385A priority Critical patent/JP2567866B2/en
Publication of JPS6451627A publication Critical patent/JPS6451627A/en
Application granted granted Critical
Publication of JP2567866B2 publication Critical patent/JP2567866B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、IC,LIS等の半導体チツプをリードフレーム
によつて固定している半導体装置に関する。
TECHNICAL FIELD The present invention relates to a semiconductor device in which a semiconductor chip such as an IC or LIS is fixed by a lead frame.

〔従来の技術〕[Conventional technology]

従来より半導体チツプを樹脂モールドで一体化して複
数ピンを突設した半導体装置の組立には、金属製のリー
ドフレームが用いられている。このリードフレームは薄
い金属板をプレスで打ち抜いたり、エツチングなどによ
つて形成されており、その形状は第4図に示すように、
半導体チツプ1を取り付ける矩形のタブ2をその4隅に
おいて支持するタブリード3と、タブ2の周縁に内端を
臨ませる複数のフインガ4と、これらフインガ4及びタ
ブリード3の外端を支持する枠部5と、枠部5の両側縁
に沿つて定間隔に設けられたスプロケツト孔6とからな
つている。
2. Description of the Related Art Conventionally, a metal lead frame has been used for assembling a semiconductor device in which a semiconductor chip is integrated with a resin mold and a plurality of pins are projected. This lead frame is formed by punching a thin metal plate with a press, etching, etc., and its shape is as shown in FIG.
Tab leads 3 supporting rectangular tabs 2 to which the semiconductor chip 1 is attached at four corners thereof, a plurality of fingers 4 having inner ends facing the periphery of the tabs 2, and frame portions supporting outer ends of these fingers 4 and tab leads 3. 5 and sprocket holes 6 provided at regular intervals along both side edges of the frame portion 5.

このようなリードフレーム10を用いて半導体装置を組
み立てるには、まずタブ2上に半導体チツプ1を取り付
けた後、半導体チツプ1の各電極とこれに対応するフイ
ンガ4の内端をワイヤあるいはワイヤを用いず直接に接
続し、その後矩形枠部5の内側領域を合成樹脂でモール
ドし半導体チツプ1を被覆し、次いで枠部5を切除し、
フラツトリードあるいはインライン型の半導体装置を得
るのである。
In order to assemble a semiconductor device using such a lead frame 10, first, the semiconductor chip 1 is mounted on the tab 2, and then each electrode of the semiconductor chip 1 and the inner end of the finger 4 corresponding thereto is attached with a wire or a wire. Direct connection without using, then the inner region of the rectangular frame 5 is molded with synthetic resin to cover the semiconductor chip 1, then the frame 5 is cut off,
A flat lead or in-line type semiconductor device is obtained.

ところで、上記の半導体装置にあつてはリードフレー
ム10のフインガ4と半導体チツプ1の電極との接続作業
が極めて困難なものである。最近のように半導体装置の
ピン数、即ちリードフレーム10のフインガ4の数が増加
し、しかも小型化によつて隣接するフインガ4の間隔が
小さく、フインガ4自身の幅も細くなつてくると。接続
作業の能率、確実性は製品コストに対して無視できない
ものとなつている。そのため、5図に示すように、シリ
コン7上に形成されたアルミニウム電極8がシリコン表
面に形成された保護膜9より薄く、半導体チツプ1の内
方に形成されているものに対しては、従来よりこの電極
8と接続されるフインガ4の先端にはバンプ4aを設けて
接触を確実に行うようにしている。しかし、近年におい
て多数ピンの半導体装置が要求されてくると、フインガ
の幅はますます細いものとならざるを得ず、上記バンプ
の形成が困難となつてきている。
By the way, in the above semiconductor device, it is extremely difficult to connect the finger 4 of the lead frame 10 to the electrode of the semiconductor chip 1. As the number of pins of the semiconductor device, that is, the number of fingers 4 of the lead frame 10 has increased recently, and further, due to the miniaturization, the interval between the adjacent fingers 4 becomes small and the width of the fingers 4 itself becomes narrow. The efficiency and reliability of the connection work are not negligible with respect to the product cost. Therefore, as shown in FIG. 5, the aluminum electrode 8 formed on the silicon 7 is thinner than the protective film 9 formed on the silicon surface, and the aluminum electrode 8 formed on the inner side of the semiconductor chip 1 has a conventional structure. Further, a bump 4a is provided at the tip of the finger 4 which is connected to the electrode 8 so as to ensure the contact. However, in recent years, when a semiconductor device having a large number of pins is required, the width of the finger is inevitably narrower and it is becoming difficult to form the bump.

これらの欠点を解消し、製造が容易で、微細な部分が
形成できる方法として、最近、電鋳技術を用いたリード
フレームの開発がなされている。
As a method for eliminating these drawbacks, facilitating manufacturing, and forming a fine portion, a lead frame using an electroforming technique has recently been developed.

第6図(a)〜(g)は電鋳技術を用いたリードフレ
ームの製造方法を説明する工程図である。
6 (a) to 6 (g) are process drawings for explaining a method of manufacturing a lead frame using an electroforming technique.

まず、第6図(a)に示すように、ポリイミド、ポリ
エステル等の樹脂材の表面にアルミニウム、銅、ステン
レス等の導電性の金属膜が形成されたベース材11の前記
金属膜の表面に第1のレジスト層12が塗布される。この
レジスト層12の塗布に際しては、ベース材11の塗布面が
予め剥離処理が施されている。
First, as shown in FIG. 6 (a), a resin material such as polyimide or polyester is provided on the surface of the metal film of the base material 11 on which a conductive metal film of aluminum, copper, stainless steel or the like is formed. One resist layer 12 is applied. At the time of applying the resist layer 12, the application surface of the base material 11 is previously subjected to a peeling process.

次に、第6図(b)に示すように、レジスト層12の表
面にバンプ形成用のマスク13がセツト(即ちマスキン
グ)され、この状態でマスク13の上方向から露光が行な
われる。マスク13は、バンプの形成希望部分のみが非透
光にされ、他の部分が透明にされている。また、レジス
ト層12は紫外線や電子線の照射を受けることによつて硬
化する材料が用いられている。したがつて、露光によ
り、マスク13の透明部13aの直下のレジスト層部分が硬
化し、遮光部13bの直下のレジスト層部分が未硬化のま
ま残される。
Next, as shown in FIG. 6B, a mask 13 for forming bumps is set (that is, masked) on the surface of the resist layer 12, and in this state, exposure is performed from above the mask 13. In the mask 13, only the portions where bumps are desired to be formed are made non-transparent, and the other portions are made transparent. Further, the resist layer 12 is made of a material that is cured by being irradiated with an ultraviolet ray or an electron beam. Therefore, the exposure hardens the resist layer portion immediately below the transparent portion 13a of the mask 13 and leaves the resist layer portion immediately below the light shielding portion 13b uncured.

次に、第6図(c)に示すように、レジスト層12の未
硬化部分を除去し、この部分より露出するベース材11の
表面をエツチングして凹部を形成し、このエツチング部
に金メツキを施す。ついでベース材11の表面に残されて
いるレジスト層12を除去する。エツチング部に形成され
た金メツキがバンプ14となる。
Next, as shown in FIG. 6 (c), the uncured portion of the resist layer 12 is removed, the surface of the base material 11 exposed from this portion is etched to form a recess, and a gold plating is formed at this etching portion. Give. Then, the resist layer 12 left on the surface of the base material 11 is removed. The gold plating formed on the etching portion becomes the bump 14.

次に、第6図(d)に示すように、ベース材11のバン
プ14の形成面に第2のレジスト層15が塗布される。
Next, as shown in FIG. 6D, a second resist layer 15 is applied to the surface of the base material 11 on which the bumps 14 are formed.

次に、第6図(e)に示すように、リード部形成用の
マスク16が装着される。このマスク16は、リード形成部
分のみが非透光にされ、他の部分は透明にされている。
この状態で第6図(b)の場合と同様に紫外線により露
光すると、マスク16の透明部の直下のレジスト層15が硬
化し、非透光部の直下のレジスト層部分は未硬化とな
る。この未硬化部分はベース材11の表面から除去され、
硬化部分のレジスト層15のみが残される。
Next, as shown in FIG. 6 (e), a mask 16 for forming the lead portion is mounted. In this mask 16, only the lead forming portion is made non-translucent and the other portions are made transparent.
In this state, when exposed to ultraviolet rays as in the case of FIG. 6B, the resist layer 15 immediately below the transparent portion of the mask 16 is cured, and the resist layer portion immediately below the non-light-transmitting portion is uncured. This uncured portion is removed from the surface of the base material 11,
Only the cured resist layer 15 is left.

次に、第6図(f)に示すように、レジスト層15以外
のベース材11及びバンプ14の表面に銅材によるリード部
17を電鋳する。この電鋳により、バンプ14がリード部17
に接続される。
Next, as shown in FIG. 6 (f), lead portions made of copper material are formed on the surfaces of the base material 11 and the bumps 14 other than the resist layer 15.
Electroform 17 By this electroforming, the bumps 14 are connected to the lead portions 17
Connected to.

さらに第6図(g)に示すように、バンプ付きのリー
ド部17、すなわちインナーリードをベース材11から剥離
する。なお、第6図の説明では、1対のリードの製造工
程について述べたが、第4図に示したように、半導体チ
ツプ1の電極数に対応して多数個が同時に作成される。
Further, as shown in FIG. 6 (g), the lead portion 17 with bumps, that is, the inner lead is peeled from the base material 11. In the description of FIG. 6, the manufacturing process of the pair of leads has been described, but as shown in FIG. 4, a large number of semiconductor chips 1 are simultaneously formed corresponding to the number of electrodes.

このようにして作られたリードフレームは、多数電極
に対応することが可能になる。
The lead frame manufactured in this way can accommodate a large number of electrodes.

しかし、第6図に示すようなリードフレームの作成法
によると、第7図(a)にバンプ14が電極8の中心にく
るようにリード部17に接続されることが要求されるにも
拘わらず、第7図(b)に示すようにバンプ14にずれを
生じる場合がある。バンプ14に位置ずれがあると、電極
8に対する接続不良、隣接の電極への接触等を招くこと
になる。
However, according to the method of manufacturing the lead frame as shown in FIG. 6, it is required that the bump 14 is connected to the lead portion 17 so as to come to the center of the electrode 8 in FIG. 7 (a). Instead, the bumps 14 may be displaced as shown in FIG. 7 (b). If the bumps 14 are misaligned, it may result in poor connection to the electrodes 8 and contact with adjacent electrodes.

このような問題を解決するものとして、例えば、特願
昭60−49433がある。即ち、第8図に示すように上型A
及び下型Bによつてリードフレーム10の枠部5及びフイ
ンガ4の基部4bに予圧を加えた状態で、上型Aに対し移
動可能に設けられた第2上型Cを微かに下降させる。そ
の結果第9図(a),(b)に示す如き、フインガ4の
中間部には薄肉部4cが幾分幅広に形成されるとともに、
上型、下型によつて押圧されないフインガ先端には膨出
するバンプ4aが同時に形成される。このバンプ4aの高さ
(薄肉部4c上面とバンプ4a上面との段差)は一般に12〜
30μ程度あれば良い。
As a solution to such a problem, there is, for example, Japanese Patent Application No. 60-49433. That is, as shown in FIG.
The second upper mold C, which is movably provided with respect to the upper mold A, is slightly moved down while the frame 5 of the lead frame 10 and the base 4b of the finger 4 are preloaded by the lower mold B. As a result, as shown in FIGS. 9 (a) and 9 (b), the thin portion 4c is formed in the middle portion of the finger 4 to be somewhat wide, and
A bulging bump 4a is simultaneously formed at the tip of the finger that is not pressed by the upper mold and the lower mold. The height of the bump 4a (step between the upper surface of the thin portion 4c and the upper surface of the bump 4a) is generally 12 to
It should be about 30μ.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかし、第9図(b)に示した如きリードフレームを
用いた半導体装置にあつては、薄肉部がリード部より膨
出しているため、第10図に示すように薄肉部間の間隔x
が小さくなり、接触しやすくなる。
However, in the semiconductor device using the lead frame as shown in FIG. 9 (b), since the thin portion bulges from the lead portion, as shown in FIG.
Becomes smaller, making it easier to contact.

本発明は、上記従来技術の実情に鑑みてなされたもの
で、リード部より膨出する部分を生じさせることなく、
バンプを正確な位置に形成できるようにした半導体装置
の提供を目的とするものである。
The present invention has been made in view of the above-mentioned conventional circumstances, and does not cause a portion bulging from the lead portion,
An object of the present invention is to provide a semiconductor device in which bumps can be formed at accurate positions.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点を解決するため、本発明は、リード部の先
端にバンプが形成されたリードフレームを用いて半導体
チツプの電極に対する導体部を構成した半導体装置にお
いて、前記バンプを前記電極との接触面側を円弧面にす
るカマボコ形とし、このバンプを、リード部先端の全幅
にわたって、かつその軸方向をリード部の長さ方向に直
交させて形成したことを特徴とするものである。
In order to solve the above-mentioned problems, the present invention provides a semiconductor device in which a conductor portion for an electrode of a semiconductor chip is formed by using a lead frame in which a bump is formed at a tip of a lead portion, and the bump has a contact surface with the electrode. The bumps are shaped like arcuate sides, and the bumps are formed over the entire width of the tip of the lead portion, and the axial direction thereof is orthogonal to the length direction of the lead portion.

〔作用〕[Action]

リードー部先端の全幅にわたってカマボコ形のバンプ
を形成することで、半導体チップの電極に対してリード
部先端の全幅にわたって線接触で接続されるため、従来
のように電極面外に接触点がずれるようなことがなく、
安定した接続が得られる。
By forming a bump-shaped bump over the entire width of the tip of the lead part, it is connected to the electrode of the semiconductor chip by line contact over the entire width of the tip of the lead part, so that the contact point may be displaced outside the electrode surface as in the past. Never,
A stable connection is obtained.

またバンプの電極との接触面側が円弧面を有するカマ
ボコ形になっているため、電極に対するリードフレーム
の押し付け圧や角度がばらついても、それに対応して良
好になじみ、円弧面のいずれかの部分が線接触してお
り、接触が確実である。なお、カマボコ形バンプの軸方
向がリード部の長さ方向に対して傾斜しているとバンプ
の電極との接触部分で片当たりとなり、前述のような良
好ななじみ効果は得られないが、本発明のようにカマボ
コ形バンプの軸方向がリード部の長さ方向に対して直交
しておれば、前述のなじみ効果が十分に発揮できる。バ
ンプはリード部の膨出を施すことなく形成できるため、
リード部間の空隙を狭くすることもない。
Also, since the contact surface side of the bump with the electrode has an arcuate shape, even if the pressing pressure or angle of the lead frame against the electrode varies, it adapts well and corresponds to any part of the arc surface. Are in line contact, and the contact is reliable. If the axial direction of the bump-shaped bump is inclined with respect to the length direction of the lead part, it will be a single contact at the contact part with the electrode of the bump, and the good familiarizing effect as described above cannot be obtained. If the axial direction of the semi-cylindrical bump is orthogonal to the length direction of the lead portion as in the invention, the above-mentioned familiar effect can be sufficiently exerted. Bumps can be formed without bulging the leads,
There is no need to narrow the gap between the lead parts.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面に基づいて説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明による半導体装置の一実施例のリード
ーフレームを示す斜視図である。リードフレーム20は、
リード部20a及び該リード部20aの先端にリード部20aの
長さ方向に直交させて、その全幅に形成されるカマボコ
形のバンプ20bより構成される。バンプ20bは、レジスト
及び電鋳処理を用いた工程を経て第2図のように作られ
る。
FIG. 1 is a perspective view showing a lead frame of an embodiment of a semiconductor device according to the present invention. The lead frame 20 is
It is composed of a lead portion 20a and a bump-shaped bump 20b formed on the tip of the lead portion 20a so as to be orthogonal to the length direction of the lead portion 20a and formed over the entire width thereof. The bump 20b is formed as shown in FIG. 2 through a process using resist and electroforming.

第2図(a)〜(j)は本発明に係るリードフレーム
の製造工程の第2のレジスト処理の直前までを説明する
工程図である。
2 (a) to (j) are process drawings explaining the process just before the second resist treatment in the process of manufacturing the lead frame according to the present invention.

まず、第2図(a)に示すように、ポリイミド、ポリ
エステル等の樹脂材の表面にアルミニウム、銅、ステレ
ス等の導電性の金属膜が形成されたベース材21の前記金
属膜の表面に第1のレジスト層22が塗布される。このレ
ジスト層22の塗布に際しては、ベース材21の塗布面が予
め剥離処理が施されている。
First, as shown in FIG. 2 (a), a resin material such as polyimide or polyester is provided with a conductive metal film such as aluminum, copper, or stainless on the surface of the metal film of the base material 21. One resist layer 22 is applied. At the time of applying the resist layer 22, the application surface of the base material 21 is previously subjected to a peeling process.

次に、第2図(b)に示すように、レジスト層22の表
面にバンプ形成用のマスク23がセツト(即ちマスキン
グ)され、この状態でマスク23の上方向から露光が行な
われる。マスク23は、第3図のようにバンプの形成希望
部分のみが非透光にされた環状の遮光部23aと、他の部
分が透明にされた透明部23bとより構成されている。ま
た、レジスト層22は紫外線の照射を受けることによつて
硬化する材料が用いられている。したがつて、露光によ
り、マスク23の透明部23aの直下のレジスト層部分が硬
化し、遮光部23bの直下のレジスト層部分が未硬化のま
ま残される。
Next, as shown in FIG. 2B, a bump forming mask 23 is set (that is, masking) on the surface of the resist layer 22, and in this state, exposure is performed from above the mask 23. As shown in FIG. 3, the mask 23 is composed of an annular light-shielding portion 23a in which only portions where bumps are desired to be formed are made non-transparent, and transparent portions 23b in which other portions are made transparent. Further, the resist layer 22 is made of a material that is cured by being irradiated with ultraviolet rays. Therefore, the exposure cures the resist layer portion immediately below the transparent portion 23a of the mask 23, and leaves the resist layer portion immediately below the light shielding portion 23b uncured.

次に、第2図(c)に示すように、レジスト層22の未
硬化部分を除去し、この部分より露出するベース材21の
表面をエツチングして亜凹部溝24を形成する。次に第2
図(e)のように、ベース材21の表面に第2のレジスト
層25を形成する。このレジスト層25は、2層からなり、
凹部溝24が埋没する程度に塗布される溶液状レジスト層
25aと、このレジスト層25aの上にセツトされて加圧又は
加熱接着されるレジストシート25bとより構成される。
Next, as shown in FIG. 2C, the uncured portion of the resist layer 22 is removed, and the surface of the base material 21 exposed from this portion is etched to form the sub-groove groove 24. Second
As shown in FIG. 6E, the second resist layer 25 is formed on the surface of the base material 21. This resist layer 25 consists of two layers,
A solution-type resist layer applied to such an extent that the concave groove 24 is buried.
25a, and a resist sheet 25b set on the resist layer 25a and adhered under pressure or heat.

次に、第2図(f)に示すように、第4図に示すフイ
ンガ4に対応する部分が遮光部にされたマスク26を用い
て、第2図(b)のときと同様に紫外線により露光す
る。これにより、マスク26の透明部の直下のレジスト層
25が硬化し、遮光部の直下のレジスト層25は未硬化とな
る。
Next, as shown in FIG. 2 (f), using a mask 26 in which the portion corresponding to the finger 4 shown in FIG. Expose. Thereby, the resist layer immediately below the transparent portion of the mask 26
25 is hardened, and the resist layer 25 immediately below the light shielding part is uncured.

次に、第2図(g)に示すように、未硬化部分はベー
ス材21の表面から除去され、硬化部分のレジスト層25の
みが残される。
Next, as shown in FIG. 2 (g), the uncured portion is removed from the surface of the base material 21, leaving only the resist layer 25 in the cured portion.

次に、第2図(h)に示すように、凹部溝24の少なく
とも底部に金の電鋳によりバンプ先端部27を形成し、さ
らにバンプ先端部27の上部及びレジスト層25の除去部に
銅の電鋳を施し、リード部28を形成する。この工程によ
つて、バンプ及びリード部が形成されたことになる。
Next, as shown in FIG. 2 (h), a bump tip 27 is formed on at least the bottom of the recess groove 24 by electroforming of gold, and copper is further formed on the upper portion of the bump tip 27 and the removed portion of the resist layer 25. Electroforming is performed to form the lead portion 28. Through this step, the bump and the lead portion are formed.

さらに第2図(j)に示すように、バンプ付きのリー
ド部28、すなわちインナーリードをベース材21から剥離
する。なお、第2図の説明では、1対のリードの製造工
程について述べたが、第4図に示したように、半導体チ
ツプ1の電極数に対応して多数個が同時に作成される。
Further, as shown in FIG. 2 (j), the lead portion 28 with bumps, that is, the inner lead is peeled from the base material 21. In the description of FIG. 2, the manufacturing process of the pair of leads has been described. However, as shown in FIG. 4, a large number of semiconductor chips are simultaneously formed corresponding to the number of electrodes of the semiconductor chip 1.

第2図(a)〜(j)によつて製造されたインナーリ
ードの組付けは、第4図の説明で行なつたと同一である
ので説明を省略する。得られたインナーリードは第1図
の如くであり、従来のような点接触に対し線接触になる
ため、電極8に対する接続が確実に行なわれると共に、
バンプのつぶれによる接続不良等を招くこともない。
Assembly of the inner leads manufactured according to FIGS. 2 (a) to (j) is the same as that performed in the description of FIG. The obtained inner lead is as shown in FIG. 1, and since it becomes a line contact as opposed to the conventional point contact, the connection to the electrode 8 is surely made, and
It does not cause connection failure due to bump crushing.

なお、第2図においては、レジスト層25を2層にする
例を示したが、これはレジストシートを用いた場合、第
2図(d)の工程により得られた凹部溝24が存在するこ
とによるものである。即ち、レジストシートは、レジス
ト層の厚みを容易に確保でき、これに応じてリード部の
厚みを厚くすることのできる利点がある。しかし、レジ
ストシートのみの場合、第11図のように、凹部溝24が塞
がれるため、構内に空気が溜まり、この空気がレジスト
シート25bの加圧・加熱に膨張し、凹部溝24に対向する
レジストシート25bを持ち上げ、密着を損うことにな
る。この結果、精密なリードフレームの作成が困難にな
る。
Although FIG. 2 shows an example in which the resist layer 25 has two layers, this means that when a resist sheet is used, the concave groove 24 obtained by the step of FIG. 2 (d) is present. It is due to. That is, the resist sheet has an advantage that the thickness of the resist layer can be easily secured and the thickness of the lead portion can be correspondingly increased. However, in the case of only the resist sheet, as shown in FIG. 11, since the recessed groove 24 is closed, air is accumulated in the premises, and this air expands by pressurizing and heating the resist sheet 25b and faces the recessed groove 24. Then, the resist sheet 25b is lifted to impair the adhesion. As a result, it becomes difficult to manufacture a precise lead frame.

このような不都合を解消するためには、凹部溝24内を
レジスト部材によつて埋め、空気が介在しないようにす
ればよい。このような理由から、本発明では溶液状レジ
スト層25aにより凹部溝24を埋め、この溶液状レジスト
層25aの表面にレジストシート25bを密着させている。
In order to eliminate such an inconvenience, the inside of the concave groove 24 may be filled with a resist member so that air is not present. For this reason, in the present invention, the concave groove 24 is filled with the solution resist layer 25a, and the resist sheet 25b is adhered to the surface of the solution resist layer 25a.

〔発明の効果〕〔The invention's effect〕

以上説明した通り、本発明によれば、バンプを従来の
半球状に代えてカマボコ型にしたため、バンプの形成が
容易になると共に、半導体チツプの電極との接続を確実
にすることができる。
As described above, according to the present invention, the bumps are formed in the semi-spherical shape instead of the conventional hemispherical shape, so that the bumps can be easily formed and the connection with the electrode of the semiconductor chip can be ensured.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の半導体装置のインナーリー
ドの構成を示す斜視図、第2図(a)〜(j)は第1図
に示すリードフレームの製造工程を説明する工程図、第
3図は第2図(f)の工程で用いられるマスクを示す斜
視図、第4図は一般的なリードフレーム形状を示す平面
図、第5図はバンプと半導体チツプの電極との関係を示
す断面図、第6図は従来のリードフレームの製造工程を
示す工程図、第7図(a),(b)は第6図によるリー
ドフレームの良品及び不良品を示す平面図及び斜視図、
第8図は従来の他のリードフレーム製造工程におけるプ
レス作業を説明する断面図、第9図(a),(b)は従
来の他のリードフレームにおけるフインガ形状を示す断
面図及び斜視図、第10図は第9図によるリードフレーム
のリード部間隔を示す説明図、第11図は第2レジスト層
25をレジストシートのみとした場合の不具合を示す説明
図である。 1……半導体チツプ、4……フインガ、8……電極、20
……リードフレーム、20a……リード部、20b……バン
プ。
FIG. 1 is a perspective view showing a structure of an inner lead of a semiconductor device according to an embodiment of the present invention, and FIGS. 2 (a) to (j) are process drawings for explaining a manufacturing process of the lead frame shown in FIG. FIG. 3 is a perspective view showing a mask used in the step of FIG. 2 (f), FIG. 4 is a plan view showing a general lead frame shape, and FIG. 5 shows a relationship between bumps and electrodes of semiconductor chips. 6 is a sectional view showing the manufacturing process of a conventional lead frame, FIGS. 7 (a) and 7 (b) are plan views and perspective views showing non-defective and defective lead frames according to FIG.
FIG. 8 is a sectional view for explaining a pressing operation in another conventional lead frame manufacturing process, and FIGS. 9 (a) and 9 (b) are sectional views and perspective views showing a finger shape in another conventional lead frame, FIG. 10 is an explanatory view showing the lead interval of the lead frame according to FIG. 9, and FIG. 11 is the second resist layer.
FIG. 6 is an explanatory diagram showing a defect when 25 is only a resist sheet. 1 ... Semiconductor chip, 4 ... Finger, 8 ... Electrode, 20
...... Lead frame, 20a ...... Lead part, 20b ...... Bump.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】リード部の先端にバンプが形成されたリー
ドフレームを用いて半導体チップの電極に対する導体部
を構成した半導体装置において、 前記バンプを前記電極との接触面側を円弧面とするカマ
ボコ形とし、このバンプを、リード部先端の全幅にわた
って、かつその軸方向をリード部の長さ方向に直行させ
て形成したことを特徴とする半導体装置。
1. A semiconductor device in which a conductor portion for an electrode of a semiconductor chip is formed by using a lead frame having a bump formed at a tip of a lead portion, wherein the bump has an arc surface on a contact surface side with the electrode. A semiconductor device, wherein the bump is formed into a shape, and the bump is formed over the entire width of the tip of the lead portion and the axial direction thereof is orthogonal to the length direction of the lead portion.
JP62207385A 1987-08-22 1987-08-22 Semiconductor device Expired - Fee Related JP2567866B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62207385A JP2567866B2 (en) 1987-08-22 1987-08-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62207385A JP2567866B2 (en) 1987-08-22 1987-08-22 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6221158A Division JP2521417B2 (en) 1994-08-22 1994-08-22 Electroforming method

Publications (2)

Publication Number Publication Date
JPS6451627A JPS6451627A (en) 1989-02-27
JP2567866B2 true JP2567866B2 (en) 1996-12-25

Family

ID=16538857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62207385A Expired - Fee Related JP2567866B2 (en) 1987-08-22 1987-08-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2567866B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58105167U (en) * 1982-01-12 1983-07-18 セイコーエプソン株式会社 Flexible circuit board with aluminum pipe

Also Published As

Publication number Publication date
JPS6451627A (en) 1989-02-27

Similar Documents

Publication Publication Date Title
KR100209994B1 (en) Method of manufacturing chip-size package type semiconductor device
KR960016007B1 (en) Manufacturing method of semiconductor chip bump
USH1267H (en) Integrated circuit and lead frame assembly
EP0645807B1 (en) Semiconductor device
JP2567866B2 (en) Semiconductor device
JP2937111B2 (en) Semiconductor device and manufacturing method thereof
JPH0661233A (en) Manufacture of semiconductor device
WO2017199473A1 (en) Wiring member for multi-row type semiconductor device, and production method therefor
JP3280243B2 (en) Manufacturing method of BGA type semiconductor device
JP2521417B2 (en) Electroforming method
JP4507473B2 (en) Lead frame manufacturing method
JP2525824B2 (en) Method for manufacturing lead frame
JPS6364916B2 (en)
JP2980402B2 (en) Manufacturing method of intermediate board for mounting circuit parts
JPS62285432A (en) Micro formation of electric contact material
JPS61234060A (en) Manufacture of lead frame of semiconductor device
JP7406955B2 (en) 2-layer single-sided flexible board and method for manufacturing a 2-layer single-sided flexible board
JP3936060B2 (en) Manufacturing method of grid array
JPS621249A (en) Semiconductor device
JPS63240036A (en) Manufacture of semiconductor device
JP2867547B2 (en) Method of forming conductive protrusions
JPS62128132A (en) Electronic part packaged circuit and manufacture thereof
JPS5814746B2 (en) hand tai souchi no seizou houhou
JP3818253B2 (en) Manufacturing method of tape carrier for semiconductor device
JPH05175199A (en) Method of forming bump electrode

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees