JP2575208B2

JP2575208B2 - 印刷装置

Info

Publication number: JP2575208B2
Application number: JP1098921A
Authority: JP
Inventors: 昌登長田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-04-20
Filing date: 1989-04-20
Publication date: 1997-01-22
Anticipated expiration: 2012-01-22
Also published as: JPH02277681A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、印刷用データを画像メモリに格納し、これ
を読み出しながら用紙上に印刷を行なう印刷装置に関す
る。

（従来の技術）コンピュータやワードプロセッサ等の上位制御装置に
よって作成された印刷用データを、用紙上に印刷する装
置としては、電子写真方式のプリンタ、サーマルプリン
タ、ワイヤドット式プリンタ等、種々のものが知られて
いる。

第２図に、従来の電子写真方式を採用した印刷装置の
ブロック図を示す。

この装置は、上位制御装置１にインタフェース２を介
して接続されたシステムバス３に対し、プロセッサ４、
プログラムメモリ５、ワーキングメモリ６、フォントメ
モリ７、画像メモリ８及びプリントエンジンインタフェ
ース９が接続された構成のものである。プリントエンジ
ンインタフェース９には、プリントエンジン10が接続さ
れている。

上位装置１は、印刷用データを作成するコンピュータ
やワードプロセッサ、画像読取装置等の装置である。イ
ンタフェース２は、いわゆるRS232Cインタフェースやパ
ラレルインタフェース等から構成される既知の回路であ
る。プロセッサ４は、この印刷装置全体の制御を行なう
回路で、その実行用プログラムがプログラムメモリ５に
格納されている。ワーキングメモリ６は、インタフェー
ス２により送受信されたデータを記憶管理するためのメ
モリである。フォントメモリ７は、上位制御装置１から
送り込まれた文字キャラクタコードやその他のコード
を、印刷用のフォントデータに変換するメモリである。

又、画像メモリ８は、編集処理されイメージ化された
印刷用データを、例えば１ページ分格納するランダム・
アクセス・メモリから構成される。プリントエンジン10
は、画像メモリ８に格納された印刷用データに基づい
て、印刷用の用紙に印刷を行なう装置で、用紙搬送系や
電子写真プロセス等を含む装置である。プリントエンジ
ンインタフェース９は、プロセッサ４の指示に従って画
像メモリ８から印刷用データ9aを読み出してプリントエ
ンジン10に転送し、あるいはプリントエンジン10から出
力されるプリントコントロール信号9bを受け入れ、これ
をプロセッサ４等に送信するインタフェース回路であ
る。

以上のような印刷装置は、上位制御装置１からインタ
フェース２を介して受信された制御コマンドや文字キャ
ラクタコード、グラフィックコマンド、ビットイメージ
データ等を、必要に応じてワーキングメモリ６に一時格
納し、プロセッサ４の制御に従ってイメージ化された印
刷用データを画像メモリ８上に作成する。

こうして作成された画像メモリ８内の印刷用データ
は、次のように処理される。

第３図は、従来の画像メモリからの印刷出力の読み出
し動作を説明する概念図である。

図に示すように、画像メモリ８に対して読み出しアド
レス8aが入力すると、画像メモリ８中の各ラスター，
，，…に対応するデータが順に読み出され、これ
がその順番に印刷されて（，，，…）印刷出力
20を得る。即ち、画像メモリ８から読み出されたデータ
は、各ラスター毎にビットストリーム化して第２図のプ
リントエンジン10に送り込まれ、その読み出しと１対１
に対応した印刷動作が行なわれて印刷出力20が得られ
る。尚、通常、画像メモリ８からのデータの読み出し
は、ビット単位でなくワード単位で行なわれる。

第４図は、従来の画像メモリからの印刷出力の読み出
し方法をより具体的に示した説明図である。

図のように、画像メモリは、各ラスター，…毎に
それぞれ１ワード（例えば８ビット）単位で区切られて
いる。データは、このワード単位で順番に（１），
（２），（３）…というように読み出され、その右側に
示したような印刷出力が得られる。

この図からも分るように、画像メモリ８に格納された
データとその印刷出力20とは、完全に１対１に対応して
いる。通常、画像メモリ８は、１ページ分程度の印刷出
力20が可能なメモリ容量に設定されており、印刷出力中
の情報量が非常に少ない場合でも、必ずいったん１ペー
ジ分の印刷用データが画像メモリ８に格納され、その後
印刷を行なうという処理がなされていた。又、新たな印
刷用データを画像メモリに書き込む場合には、そのアル
ゴリズムの関係上、いったん画像メモリをクリアしてか
ら書き込みを行なうようにしていた。

（発明が解決しようとする課題）ところで、電子写真方式の印刷装置においては、外周
に感光体層を形成した感光ドラムを一定速度で回転させ
ながら、その感光体上に印刷用データに対応する静電潜
像を形成していく。その静電潜像は、トナーを用いて現
像されて用紙上に転写され定着されるが、このような印
刷工程は連続した動作で行なわれ、中断することができ
ない。従って、通常、画像メモリ８に印刷用データを安
全に編集し終わってから、用紙の搬送を開始し印刷工程
を始動するようにしている。

第５図は、このような印刷工程を実行するプリントエ
ンジンの動作説明図である。

図において、トレー11a,11bには、印刷されるべき用
紙12が収容されている。この用紙12は、ホッピングロー
ラ13aあるいは13bによって引き出され、搬送路14上を搬
送される。

搬送路14の前方には、感光ドラム15と、その外周に静
電潜像を書き込む書き込み装置16が配置されている。こ
の書き込み装置16は、例えば発光ダイオードアレイある
いはレーザヘッド等から構成される。

この装置では、用紙12が搬送路14を搬送され、転写位
置W₀に達すると、感光ドラム15上のトナーが転写され、
図示しない定着器によって定着されて排出される。通
常、用紙12は、搬送路上の１点W_Pにおいて、図示しない
レジストローラ等によっていったん搬送を停止されて待
機し、書き込み装置16による静電潜像の書き込み開始と
同時に搬送が再開される。即ち、感光ドラム15がl₀だけ
（角度αだけ）回転する間に、用紙12はl₀′だけ搬送さ
れてちょうど転写位置W₀に達する。

このようなタイミングを制御するために、第２図の画
像メモリ８から書き込み装置16へ印刷用データを転送す
るタイミングは、ホッピングローラ13aが用紙12をl₁だ
け搬送し、あるいはホッピングローラ13bが用紙12をl₁
＋l₂だけ搬送した後となる。

第６図は、画像メモリへのデータの書き込みとデータ
を読み出すタイミングを表わすタイムチャートである。

図のように、先ず時刻t₀から時刻t₁までの間に、一画
面分の画像メモリをクリアする。続いて時刻t₁から書き
込みを開始し、１ページ目の印刷用データの画像メモリ
への書き込みが時刻t₂に終了すると、時刻t₃で第５図の
ホッピングローラ13aあるいは13bが用紙12の搬送を開始
する。その後、時刻t₄まで待機した後、その１ページ目
の印刷用データの画像メモリからの読み出しが開始され
る。時刻t₃〜t₄までの間に、第５図に示したトレー11a,
11bから引き出された用紙12が、搬送路14上の１点W_Pま
で搬送される。そして、レジストローラ等によりタイミ
ングを合わせて転写位置W₀（第５図）へ向けて搬送され
る。こうして第１ページ目の印刷工程が進められる。

一方、画像メモリへの印刷用データの書き込みと読み
出しを交互に行なうと、プリントエンジン側の待ち時間
が増加する。

従って、処理の高速化のために、第１ページ目のデー
タの読み出しが開始され、その読み出しが終了する前
に、２ページ目のデータの書き込みが開始される。時刻
t₄から時刻t₅までの時間は、１ページ目の読み出しが開
始されて、２ページ目のデータを書き込むための一定の
メモリエリアを確保するための時間である。又、時刻t₅
から時刻t₆までの間は、読み出されたメモリエリアをク
リアする時間である。

故に、１ページ目の書き込みが終了して次の２ページ
目の書き込みが開始されるまでの時間t_Xは、t₂〜t₆の間
となる。

時刻t₆以降は、その都度順にメモリクリアを行ないな
がら２ページ目のデータが書き込まれていく。又、時刻
t₇で１ページ目のデータの画像メモリからの読み出しが
終了すると、最後のメモリクリアが時刻t₈まで行なわ
れ、時刻t₈から時刻t₉まで２ページ目のデータの書き込
みが続けられる。２ページ目の書き込み中に１ページ目
の印刷が実行され、これが終了して時刻t₁₀に用紙が排
出される。

ここで、上記２ページ目の書き込みの際行なわれたメ
モリクリアのための時間は、実質的に１ページ全体のク
リアに要する時間であり、時刻t₀からt₁までの間に行な
ったメモリクリアと同一の時間となる。このメモリクリ
ア時間は、データの書き込み時間と比べて無視できない
比較的長時間となるため、データ書き込み時間短縮化の
ためには、何らかの対策が必要となる。

そこで、例えばリードモディファイライト方式と呼ば
れる方式を採用し、画像メモリの読み出しと同時にメモ
リクリアすることも提案されている。しかし、メモリク
リアのためのデータライト時間だけ、画像メモリへのア
クセス時間が長くなり、高速読み出しの妨げとなってい
た。特に、印刷画像の解像度が上がれば上がるほど大容
量の画像メモリが必要となり、メモリクリア時間が増大
して、印刷速度が著しく低下するという問題があった。

本発明は以上の点に着目してなされたもので、不要な
領域のメモリクリア動作を除去し、印刷の高速化を図
り、更に画像メモリの不良を検査することも可能とした
印刷装置を提供することを目的とするものである。

（課題を解決するための手段）本発明の印刷装置は、印刷用データを格納する画像メ
モリと、この画像メモリに印刷用データを書き込む印刷
制御部と、前記画像メモリに記憶された印刷用データを
印刷する印刷部とを有し、前記印刷制御部は、印刷出力
に対応させて仮想的に設定された１ページ分の画像から
成る仮想ページを、複数のブロックに分割して、その各
ブロック毎に、それが空白データのみから成る空白ブロ
ックか、有効データを含む有効ブロックかを判定するブ
ロック判定部と、前記ブロック判定部の判定結果に基づ
いて、前記有効ブロックのみを選択して、そのブロック
単位で、前記画像メモリにデータの書き込みを行なうメ
モリブロック割り当て制御部と、前記有効ブロックの前
記仮想ページ中でのブロックアドレスと、前記有効ブロ
ックを書き込んだ前記画像メモリのブロックアドレスと
を対応付け、かつ、前記仮想ページ中で、有効ブロック
と空白ブロックとを識別するマッピングフラグを格納す
るとともに、そのブロックが有効ブロックである場合に
マッピングフラグに対応付け有効ブロックを書き込んだ
前記画像メモリのブロックアドレスを記憶するアドレス
変換部と、印刷の際、前記アドレス変換部のマッピングフラグを
順次参照し、有効ブロックである場合には、前記画像メ
モリの、前記アドレス変換部にマッピングフラグに対応
して記憶されたアドレスから画像データを読み出して前
記印刷部に出力し、空白ブロックである場合には、ブロ
ックの分の空白データを前記印刷部に出力するデータ読
み出し制御手段とを設けたことを特徴とする印刷装置。

（作用）以上の装置は、例えば１ページ分の容量の画像メモリ
を持つ場合であっても、印刷用データの内容によっては
数ページ分のデータの格納が可能である。

通常の印刷動作モードにおいては、予めテストフラグ
レジスタをクリアし、先ず、印刷すべき各ページ毎にそ
れぞれプロセッサの側で仮想ページを設定する。

そして、この仮想ページを複数のブロックに分割す
る。これらのブロックのうち、空白データのみからなる
空白ブロックを除外して、有効データを含む有効ブロッ
クのみを画像メモリに書き込むようにする。空白部分の
多い仮想ページについては、この有効ブロック数は非常
に少なくなる。従って、１ページ分の画像メモリに対し
数ページ分の仮想ページの格納が可能になる。

このようにして有効データを画像メモリの所定のブロ
ックに格納し、あるいは画像メモリに格納されたデータ
を読み出して印刷を行なうために、アドレス変換部が用
意されている。

印刷制御部において、メモリブロック割り当て制御部
は、各仮想ページの有効ブロックと空白ブロックとを識
別し、どの仮想ページの有効ブロックが画像メモリのど
のブロックアドレスに格納されているかを表示する情報
をアドレス変換部に格納する。又、このアドレス変換部
には、どの仮想ページのブロックが有効ブロックかを示
すマッピングフラグも格納される。

そして、このマッピングの際、画像メモリの該当する
ブロックがその都度クリアされる。又、データ読み出し
時には、空白ブロック部分については印刷制御部が空白
データを生成し、有効データのみ所定のタイミングで画
像メモリから読み出すようにする。この読み出し後は、
マッピングフラグ等をリセットする。

これにより、仮想ページに対応する印刷出力が得られ
る。又、空白ブロックのメモリクリア動作が無くなるた
め、クリア時間が短縮される。

一方、本発明の装置は、１ページ分の画像メモリに対
して数ページ分の仮想ページの格納をしているため、画
像メモリ上のブロックの相対位置と、仮想ページ上のブ
ロックの相対位置とは、必ずしも一致していない。従っ
て、画像メモリの一部が故障の際に、印刷画像を見ても
どのメモリ素子が故障であるか判別しにくい。

そのため、本発明の装置は、画像メモリの不良を検査
するためのテストモードを設け、テストモードの際に
は、プロセッサがテストフラグレジスタをセットしてテ
ストモードの表示を行なう。

その後、テストのために印刷すべきページについてプ
ロセッサの側で仮想ページを設定する。そして、その仮
想ページを複数のブロックに分割する。このテストモー
ドの時には、有効ブロックも空白ブロックも全で画像メ
モリに書き込む。こうして、画像メモリ上のブロックの
相対位置と、仮想ページ上のブロックの相対位置を一致
させると、印刷画像を見て、不良メモリ素子を容易に検
査することができる。

（実施例）以下、本発明を実施例によって具体的に説明する。

＜装置の構成＞第１図は、本発明の印刷装置の実施例を示すブロック
図である。この装置の全体構成は、第２図と同様のもの
であるが、この装置においては、図に示したような印刷
制御部40によって、画像メモリ30のデータの書き込みと
読み出しが制御される。

この装置には、印刷用データ60を受け入れるブロック
判定部41と、そのデータの画像メモリ30への書き込みア
ドレスを割り当てるメモリブロック割り当て制御部42
と、ブロックアドレスを発生するアドレス発生部43と、
所定のアドレス変換等を行なうアドレス変換部44と、画
像メモリ30への書き込みデータの入力あるいはこれから
の読み出しデータの出力経路を切り換える接続切換回路
45と、印刷部50とが設けられている。

また、この他に、画像メモリの不良を検査するための
テストモードの際にセットされ、通常の印刷動作モード
の際リセットされる、テストフラグレジスタ70が設けら
れている。

更に、テストモードの際に、メモリブロック割り当て
制御部42の動作を切り換えるセレクタ71が設けられてい
る。

＜通常の印刷動作モード原理＞本発明の装置の詳細な動作説明をする前に、先ず、第
７図を用いて本発明の装置の原理的な動作説明を行な
う。

第７図において、この例は、２枚の仮想ページ，
の印刷が要求されている場合を示している。

先ず、ここで仮想ページととをそれぞれ複数のブ
ロック62,62′に分割する。このブロックは、例えば１
つが128×128ビット構成のブロックとする。このように
して、仮想ページを複数のブロックに分割すると、各ブ
ロックはそれぞれ、空白データのみからなる空白ブロッ
ク62′と、有効データを含む有効ブロック62とに分類さ
れる。そして、第１図に示した印刷制御部40は、画像メ
モリ30に対し、各仮想ページ，の有効データを含む
有効ブロック62のみを書き込むようにする。このように
すれば、それぞれ仮想ページ，のイメージはバラバ
ラに分解されてしまうが、１ページ分の容量の画像メモ
リ30に対し、２ページ分の有効ブロック62が十分余裕を
もって格納されることになる。

このようにして、画像メモリ30に印刷用データを書き
込んだ後、その第７図右側に示すような印刷出力，
を得るためには、仮想ページの第１番目のブロック
（座標（x,y）＝（0,0）のブロック）が空白ブロック6
2′であるか否かを判断し、空白ブロックであれば第１
図のメモリブロック割り当て制御部42が空白データを生
成して印刷部50に向けて出力し、有効ブロック62であれ
ば画像メモリ30からその有効ブロックに対応するデータ
を読み出して印刷部50に出力するようにする。

これにより、仮想ページとに対応する印刷出力
と印刷出力を再現することができる。又、これにより
仮想ページの印刷出力を印刷中に、仮想ページの
印刷用データの画像メモリ30への書き込みを並行して行
なうことができ、処理の高速化を図ることができる。

ここで、画像メモリのクリア動作について考える。

従来の場合，仮想ページと画像メモリ30の各ブロッ
クは１対１に対応しており、空白ブロックについても全
てメモリクリアを行なった後書き込みが実行されてい
た。しかし、本発明においては、空白ブロックの書き込
みをしないため、その分のメモリクリア動作が省略され
る。

即ち、本発明の装置は、画像メモリに有効ブロックの
データの書き込みを行なう直前に、その該当するブロッ
クのメモリクリアを行なうようにし、メモリクリア動作
の減少を達成している。

＜各ブロックの構成＞再び第１図に戻って、このような本発明の装置の具体
的な構成と動作を説明する。

第１図において、印刷用データ60は、その仮想ページ
61について見た場合、多数のブロック62に分割されて構
成されている。

書き込み動作を行なう場合そのデータは、１ワード
（例えば８ビット）単位で、ブロック判定部41と接続切
換回路45とに入力する。ブロック判定部41は、仮想ペー
ジ61を構成する各ブロック62が空白ブロックか有効ブロ
ックかを判定する回路である。即ち、ブロック判定部41
に設けられた比較器41bには、書き込みデータと基準値4
1a（空白データのレベルに設定されたデータ）とが入力
する。そして、１ブロック分のデータについてこの比較
を行なった後、その判定結果がメモリブロック割り当て
制御部42に対して出力される。

メモリブロック割り当て制御部42は、画像メモリ30へ
のデータの書き込み等を制御するマイクロプロセッサ、
又は、LSI論理回路等から構成される回路である。この
メモリブロック割り当て制御部42は、動作開始直前にテ
ストフラグレジスタ70を参照する。通常の印刷モードで
は、テストフラグレジスタ70はリセット状態である。そ
の確認後、比較器41bの出力した判定結果を基に、仮想
ページ61のブロックが全て空白データのみからなる空白
ブロックである場合、そのデータの画像メモリ30への書
き込みを阻止する。又、その一方で、有効データを含む
有効ブロックの場合には、接続切り換え回路45を介し
て、画像メモリ30に入力する書き込みデータを所定のア
ドレスに書き込むよう制御する。

アドレス発生部43は、仮想ページ61のデータを１ワー
ドずつ読み出すために、そのアドレスを発生しメモリブ
ロック割り当て制御部42に出力する回路である。

アドレス変換部44は、仮想ページ61の全てのブロック
アドレスに対して、各ブロックが有効ブロックか空白ブ
ロックかを識別するマッピングフラグＴを対応付け、か
つ、有効ブロックの場合には、それを書き込んだ画像メ
モリ30のブロックアドレスRMを対応付けたアドレス変換
用メモリ44aを有している。このアドレス変換用メモリ4
4aは、複数の仮想ページ分のフラグ等を格納できる容量
を備えている。又、この他に、画像メモリ30の全てのブ
ロックアドレスに対して、そのブロックアドレスにはど
の仮想ページの有効ブロックが書き込まれているかを識
別するページ識別フラグP₁〜P_Xを格納した、空きブロッ
ク指示用メモリ44bを備えている。

メモリブロック割り当て制御部42は、このアドレス変
換部44を参照しながら、画像メモリ30に第７図において
説明した要領で、各仮想ページのデータを書き込み、か
つ、そのデータを接続切り換え回路45を介して印刷部50
に向けて読み出す装置である。

テストフラグレジスタ70は、第２図に示すプロセッサ
４がテストモードを指示した場合にセットされて、その
状態を表示するレジスタである。例えば、通常の印刷動
作モードの場合は、フラグが立たず“0"状態を記憶して
いるが、テストモードの際には、プロセッサ４がフラグ
をセットし“1"状態を記憶している。尚、このフラグの
セットは、第２図に示した上位制御装置１によって行な
われる場合もある。

セレクタ71は、メモリブロック割り当て制御部42がア
ドレス変換用メモリ44aに記憶させるために出力する画
像メモリブロックアドレスを、テストフラグレジスタ70
の内容に応じて切り換える選択回路である。テストフラ
グレジスタ70のフラグが立っていないとき、即ち通常の
印刷動作モードの時には、メモリブロック割り当て制御
部42が空きブロック指示用メモリ44bによって得られ
た、画像メモリ30の空きブロックアドレスを選択してア
ドレス変換部44に向け出力する。

一方、フラグが立っているとき、即ちテストモードの
時には、メモリブロック割り当て制御部42から出力され
る仮想ページブロックアドレスに対応した画像メモリ30
のブロックアドレスが選択される。

メモリブロック割り当て制御部42は、テストフラグレ
ジスタ70を調べてフラグが立っているとき、即ちテスト
モードのときには、比較器41bの出力した判定結果を無
視し、仮想ページ61のブロックが空白データのみの場合
にも、そのデータの書き込みを行なうよう構成されてい
る。

印刷部50は第５図で説明したような機構のプリントエ
ンジンである。

＜通常の印刷動作モード＞以上の構成の本発明の印刷装置は次のように動作す
る。

先ず、アドレス発生部43から仮想ページのアドレスが
発生されると、メモリブロック割り当て制御部42はこの
アドレス順に仮想ページ61の最初のブロックのデータを
ワード単位で読み出し、ブロック判定部41において得ら
れた判定結果に基づき、空白ブロックを構成するデータ
の場合には画像メモリ30への書き込みを行なわず、有効
ブロックを構成する場合には画像メモリ30への書き込み
を行なう。読み出されたデータが有効ブロックを構成す
るという判定結果が、メモリブロック割り当て制御部42
に入力すると、メモリブロック割り当て制御部42はアド
レス変換部44のアドレス変換用メモリ44aを参照する。

第８図に、アドレス変換部の詳細な動作説明図を示
す。

図において、アドレス変換用メモリ44aには、今、仮
想ページのブロックアドレスＶに対応して読み出された
データを含むブロックが、空白ブロックか有効ブロック
かを示すマッピングフラグＴと、そのブロックを書き込
む画像メモリ30のブロックアドレスRMとが格納されてい
る。有効ブロックを構成する最初のデータを画像メモリ
30に格納する場合、マッピングフラグは初期値ゼロであ
り、画像メモリ30のブロックアドレスRMも未定である。
そこで、この場合には、マッピングフラグを１にセット
し、画像メモリ30のブロックアドレスRMにはセレクタ71
を通じて画像メモリ30の最初のブロックアドレスを書き
込み、次いで、画像メモリ30のブロックアドレスRMのブ
ロックについてメモリクリアを行なう。その後、上記１
ワード分のデータを画像メモリ30のそのブロックアドレ
スに書き込む。

その１ワード分のデータに続いて、仮想ページ61から
連続して読み出される１ブロック分のデータは、全て同
一の有効ブロックに含まれる。そして、その読み出しの
都度マッピングフラグＴを参照した場合、それが１であ
って、マッピング済みであることを示すから、アドレス
変換用メモリ44aに既に書き込まれたブロックアドレスR
Mにそのデータを書き込んでいく。尚、画像メモリ30に
ついては、図示しないアドレスポインタが設けられ、メ
モリクリアの際には、１ワード分のデータが書き込まれ
る毎にインクリメントされて書き込みアドレスが制御さ
れるものとする。

一方、画像メモリ30の所定のブロックアドレスに仮想
ページ61の所定の有効ブロックが書き込まれると、アド
レス変換部44の空きブロック指示用メモリ44bには、そ
の画像メモリ30の各ブロックアドレス毎に、どの仮想ペ
ージのデータが格納されたかを識別するために、ページ
識別フラグがセットされる。このページ識別フラグは、
マッピングフラグと同様に、マッピングされていれば
１、マッピングされていなければゼロ、という内容のも
のである。従って、画像メモリ30の各ブロックについ
て、ページ識別フラグが全てゼロの場合には、なにもマ
ッピングされていないブロックであることが分り、いず
れかのページ識別フラグが１であれば既にマッピングさ
れたブロックであることが分る。新たに有効ブロックを
書き込むためには、画像メモリ中の空きとなっているブ
ロックアドレスを定める場合、この空きブロック指示用
メモリ44bを参照する。

このようにして、第１図のアドレス発生部43が１ペー
ジ分のアドレスをメモリブロック割り当て制御部42に供
給すると、１ページ分の仮想ページの画像メモリ30への
データ書き込みが完了する。そして、続いて次の仮想ペ
ージのデータの書き込みが行なわれる。

これと並行して、既に書き込まれたページの印刷を実
行することができる。この場合には、先ず、第１図のア
ドレス発生部43が、仮想ページ61のラスター方向（Ｘ方
向）にアドレスを発生させる。メモリブロック割り当て
制御部42は、このアドレスを基にアドレス変換部44のア
ドレス変換用メモリ44aを参照する。

ここで、そのブロックアドレスに対応するマッピング
フラグＴが１であれば、それに対応する画像メモリ30の
ブロックアドレスRMを参照して、画像メモリ30からその
有効データを読み出し、接続切り換え回路45を介して印
刷部50に印刷用データを出力する。又、アドレス変換用
メモリ44aを参照し、そのマッピングフラグＴがゼロで
ある場合には、メモリブロック割り当て制御部42が自ら
空白データを生成し、これを接続切り換え回路45を介し
て印刷部50に出力する。

このような動作を、１ブロック単位で順に実行すれ
ば、第７図に示したように、仮想ページ61上のイメージ
を印刷出力として再生することができる。読み出しが完
了すると、その仮想ページのマッピングフラグＴ及びペ
ージ識別フラグは全てリセット（ゼロクリア）され、次
の仮想ページの書き込みを可能にする。

＜通常の印刷動作モードフローチャート＞第９図は、本発明の装置の、通常の印刷動作モードの
データ書き込み動作を示すフローチャートである。

図において、書き込み動作が開始されると、最初のペ
ージの印刷前に、アドレス変換用メモリ44aのマッピン
グフラグＴ、及び空きブロック指示用メモリ44bのペー
ジ識別フラグP₁〜P_Xを“0"クリアしておく（ステップS
1）。

次に、仮想ページの読み出しが行なわれる（ステップ
S2）。ここで、始めに読み出されたブロックが空白ブロ
ックか否かが判断される（ステップS3）。

一方、読み出されたブロックが空白ブロックでない場
合には、Ｔフラグが“1"か否かが判断される（ステップ
S4）。該当ブロックの最初のデータが書き込まれる段階
では、このＴフラグが“0"であるから、アドレス変換用
メモリの該当仮想ページのブロックのＴフラグを“1"に
する（ステップS5）。そして、空きブロック指示用メモ
リを参照し、画像メモリの書き込み対象のブロックアド
レスを決定して、Ｐフラグを１にする（ステップS6）。

次に、アドレス変換用メモリに該当するブロックアド
レスRMをセレクタ71を通じて書き込む（ステップS7）。
ここで、データの書き込みの前に、画像メモリの該当ブ
ロックを１ブロック分クリアする（ステップS8）。そし
て、画像メモリの該当ブロックへ仮想ページのデータを
書き込む（ステップS9）。その後、仮想ページ１ページ
分の書き込み動作が終了したか否かが判断される（ステ
ップS10）。１ページ分が終了していなければステップS
1に戻る。又、有効ブロックの最初のデータの書き込み
がされた後はＴフラグが“1"であるから、ステップS4に
おいて直接ステップS9に移行し、次のデータを画像メモ
リの該当ブロックへ重ね書きしていく。再び、新たな有
効ブロックの最初のデータの書き込みを行なうときは、
ステップS4からS5へ移行することになる。

書き込み動作は以上のようにして実行される。

第10図は、データ読み出し動作を示すフローチャート
である。

読み出し動作が開始されると、アドレス変換用メモリ
のマッピングフラグＴが始めに参照される（ステップS
1）。ここで、Ｔフラグが“0"か否かが判断される（ス
テップS2）。Ｔフラグが“0"の場合には、そのブロック
は空白ブロックであるから、空白データを１ブロック分
出力する（ステップS3）。一方、Ｔフラグが“0"でない
場合には有効ブロックであるから、該当するブロックア
ドレスRMを参照する（ステップS4）。そして、画像メモ
リからそのアドレスの有効ブロックを１ブロック分読み
出す（ステップS5）。その後、１ページ分の読み出しが
全て終了したか否かが判断され（ステップS6）、未終了
の場合にはステップS1に戻り、終了した場合にはステッ
プS7に移行する。１ページ分の読み出しが終了すると、
その読み出された仮想ページに該当するアドレス変換用
メモリのＴフラグが全てリセットされる。又、空きブロ
ック指示用メモリにおいてその仮想ページに該当するＴ
フラグが全てリセットされる（ステップS8）。

即ち、このように読み出し段階においては、画像メモ
リのクリアが行なわれない。

第11図には、実際の仮想ページの構成例を２種示し
た。

同図（ａ）には、80のブロックから成る仮想ページが
示されており、そのうちハッチングを付した34のブロッ
クが有効ブロック62で、その他のブロックが空白ブロッ
ク62′とされている。一方、同図（ｂ）に示した仮想ペ
ージは80のブロックから構成されており、そのうち11の
ブロックが有効ブロック62であり、残りのブロックが空
白ブロック62′とされている。

このような、２種の仮想ページの印刷を行なった場
合、メモリクリア時間は次のようになる。

第12図は、メモリクリア時間を比較したグラフであ
る。

図において、グラフ最上段に示したのは、従来方法に
よるメモリクリアの合計時間であり、その時間はt₃にな
っている。ところが、本発明を実施した場合、第11図
（ａ）の仮想ページは、第12図のようにより短い時間t₂
でメモリクリアがされる。又、第11図（ｂ）に示した仮
想ページは、第12図に示したように更に短い時間t₁でメ
モリクリアされる。

このように、本発明の装置においては、画像メモリの
メモリクリアは有効ブロックの書き込みの際、その有効
ブロック分についてのみ行なわれるため、有効ブロック
の占める割り合いに応じてメモリクリア時間が減少す
る。従って、有効ブロックの少ない仮想ページについて
は、メモリクリア時間が大幅に短縮される。

＜テストモードのデータ書込み動作＞次に、テストモードで、テストフラグレジスタ70が
“1"にセットされている状態について説明する。

テストモードの際には、通常印刷の場合とは異なり、
空きブロック指示用メモリ44bのページ識別フラグを、
予め画像メモリ30の１ページ分に必要な容量分セットし
ておく。

先ず、アドレス発生部43から仮想ページのアドレスが
発生されると、メモリブロック割り当て制御部42は、こ
のアドレス順に仮想ページ61の最初のブロックのデータ
をワード単位で読み出し、ブロック判定部41において得
られた判定結果には関係なく、空白ブロックを構成する
データの場合でも全て画像メモリ30へ書き込みを行な
う。

読み出されたデータがメモリブロック割り当て制御部
42に入力されると、メモリブロック割り当て制御部42
は、アドレス変換部44のアドレス変換用メモリ44aを参
照する。しかし、ブロックを構成する最初のデータを画
像メモリ30に格納する場合、マッピングフラグは初期値
ゼロであり、画像メモリ30のブロックアドレスRMも未定
である。そこで、この場合には、マッピングフラグを
“1"にセットし、画像メモリ30のブロックアドレスRMと
して、仮想ページブロックアドレスと画像メモリ30とが
１対１の対応となるように、仮想ページブロックアドレ
スにあるオフセット値を加えたアドレスを、セレクタ71
を通して書き込み、次いで画像メモリ30のブロックアド
レスRMのブロックについてメモリクリアを行なう。その
後、上記１ワード分のデータを画像メモリ30のそのブロ
ックアドレスに書き込む。

同一のブロックに含まれるアドレスの書き込みの際に
は、マッピングフラグＴを参照すると、それが“1"であ
ってマッピング済みであることを示すから、アドレス変
換用メモリ44aに既に書き込まれたブロックアドレスRM
にそのデータを書き込んでいく。

本動作を、フローチャートにすると次のようになる。

第13図はテストモードのデータ書込み動作フローチャ
ートである。

次に、印刷する仮想ページ容量分の空きブロック指示
用メモリのＰフラグを１にセットする（ステップS2）。
その後、仮想ページの読み出しが行なわれる（ステップ
S3）。

さらにＴフラグが“1"か否かが判断される（ステップ
S4）。該当ブロックの最初のデータが書き込まれる段階
では、このＴフラグが“0"であるから、アドレス変換用
メモリの該当仮想ページのブロックのＴフラグを“1"に
する（ステップS5）。そして、仮想ブロックアドレスに
画像メモリを１対１に対応するようなオフセットを加算
し、書込みブロックを決定する（ステップS6）。

次に、アドレス変換用メモリに該当するブロックアド
レスRMをセレクタ71を通じて書き込む（ステップS7）。
ここで、データの書き込みの前に、画像メモリの該当ブ
ロックを１ブロック分クリアする（ステップS8）。そし
て、画像メモリの該当ブロックへ仮想ページのデータを
書き込む（ステップS9）。その後、仮想ページ１ページ
分の書き込み動作が終了したか否かが判断される（ステ
ップS10）。１ページ分が終了していなければステップS
3に戻る。

データ読み出し動作に関しては、テストフラグレジス
タが“1"のときも、“0"のときと同じ動作となる。但
し、第10図に示すステップS2において、Ｔフラグは、全
てＴ＝１となっているのでステップS3の処理を行なうこ
とはなくなる。

このように、本発明の装置においては、テストモード
において、仮想ページと画像メモリを１対１に対応させ
て印刷することが可能となるので、画像メモリのテスト
を容易に行なうことが可能となる。

本発明は以上の実施例に限定されない。

印刷部の構成は電子写真のみならず、サーマルプリン
タ方式、ワイヤドット方式等いずれの方式のものでもよ
い。又、印刷制御部は、同様の性能を持つ種々の回路に
おきかえて差し支えない。

（発明の効果）以上説明した本発明の印刷装置によれば、印刷用デー
タに対応する仮想ページの有効ブロックに該当する部分
だけ、画像メモリのクリアを行なうようにしたので、従
来に比べて無用なクリア動作を大幅に省略でき、印刷速
度の高速化を図ることができる。

更に、テストモードにおいては、仮想ページ上のブロ
ックの相対位置と画像メモリ上のブロックの相対位置を
一致させるので、画像メモリの検査も容易に行なえる効
果がある。

【図面の簡単な説明】

第１図は本発明の印刷装置の実施例を示すブロック図、
第２図は従来の印刷装置のブロック図、第３図は従来の
画像メモリからの印刷出力の読み出し制御を説明する概
念図、第４図は従来の画像メモリからの印刷出力の読み
出し動作の具体例を説明する説明図、第５図はそのプリ
ントエンジンの動作説明図、第６図は従来の画像メモリ
の書き込み読み出しタイミングを説明するタイムチャー
ト、第７図は本発明の印刷装置の動作原理を説明する説
明図、第８図は本発明の装置のアドレス変換部の詳細な
動作説明図、第９図は本発明の装置の通常の印刷動作モ
ードにおける書き込み動作を説明するフローチャート、
第10図は本発明の装置のデータ読み出し動作を説明する
フローチャート、第11図は仮想ページの構成例を示す説
明図、第12図はその仮想ページを印刷した場合のメモリ
クリア時間を比較したグラフ、第13図はテストモードに
おける書き込み動作を説明するフローチャートである。 30……画像メモリ、40……印刷制御部、 41……ブロック判定部、 42……メモリブロック割り当て制御部、 43……アドレス発生部、 44……アドレス変換部、 44a……アドレス変換用メモリ、 44b……空きブロック指示用メモリ、 45……接続切換回路、50……印刷部、 60……印刷用データ、61……仮想ページ、 62……ブロック、70……テストフラグレジスタ、 71……セレクタ、Ｔ……マッピングフラグ、 RM……画像メモリブロックアドレス、 P₁,P₂‥P_X……ページ識別フラグ。

Claims

(57)【特許請求の範囲】

【請求項１】印刷用データを格納する画像メモリと、この画像メモリに印刷用データを書き込む印刷制御と、前記画像メモリに記憶された印刷用データを印刷する印
刷部とを有し、前記印刷制御部は、印刷出力に対応させて仮想的に設定された１ページ分の
画像から成る仮想ページを、複数のブロックに分割し
て、その各ブロック毎に、それが空白データのみから成
る空白ブロックか、有効データを含む有効ブロックかを
判定するブロック判定部と、前記ブロック判定部の判定結果に基づいて、有効ブロッ
クのみを選択して、そのブロック単位で、前記画像メモ
リにデータの書き込みを行うメモリブロック割り当て制
御部と、有効ブロックの前記仮想ページ中でのブロックアドレス
と、有効ブロックを書き込んだ前記画像メモリのブロッ
クアドレスとを対応付け、かつ、前記仮想ページ中で、
有効ブロックと空白ブロックとを識別するマッピングフ
ラグを格納するとともに、そのブロックが有効ブロック
である場合にマッピングフラグに対応付け有効ブロック
を書き込んだ前記画像メモリのブロックアドレスを記憶
するアドレス変換部と、印刷の際、前記アドレス変換部のマッピングフラグを順
次参照し、有効ブロックである場合には、前記画像メモ
リの、前記アドレス変換部にマッピングフラグに対応し
て記憶されたアドレスから画像データを読み出して前記
印刷部に出力し、空白ブロックである場合には、ブロッ
クの分の空白データを前記印刷部に出力するデータ読み
出し制御手段とを設けたことを特徴とする印刷装置。
【請求項２】請求項１記載の印刷装置に、画像メモリ検
査のためのテストモードの表示を行うテストフラグレジ
スタを設け、テストモードの際、前記テストフラグレジスタがセット
され、前記仮想ページの有効ブロックと空白ブロックの
全てを前記画像メモリに書き込み、前記画像メモリ上の
ブロックの相対位置と前記仮想ページ上のブロックの相
対位置を一致させることを特徴とする印刷装置。