JP2576582B2 - Transmission device and communication method using the same - Google Patents
Transmission device and communication method using the sameInfo
- Publication number
- JP2576582B2 JP2576582B2 JP63095250A JP9525088A JP2576582B2 JP 2576582 B2 JP2576582 B2 JP 2576582B2 JP 63095250 A JP63095250 A JP 63095250A JP 9525088 A JP9525088 A JP 9525088A JP 2576582 B2 JP2576582 B2 JP 2576582B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- transmitting
- time interval
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の送信装置と1個の受信装置とを備えた
通信方式において、複数の送信装置から送信される送信
信号が混合するのを極力抑えるようにした送信装置およ
びそれを用いた通信方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a communication system including a plurality of transmitting devices and one receiving device, which is used to mix transmission signals transmitted from a plurality of transmitting devices. The present invention relates to a transmitting device that suppresses as much as possible and a communication system using the transmitting device.
〔従来の技術〕 第1図に示されるように、1個の受信装置1で複数の
送信装置2,3,4からの送信信号2a,3a,4aを処理する場
合、送信装置2,3,4の数が多いために送信装置側を出来
るだけ簡単な構成とする必要があり、一般には各々の送
信装置2,3,4は同じ送信機能(即ち、同一搬送周波数、
同一変調方式、同一データ形式等)を有するように構成
する。[Prior Art] As shown in FIG. 1, when one receiving apparatus 1 processes transmission signals 2a, 3a, 4a from a plurality of transmitting apparatuses 2, 3, 4, the transmitting apparatuses 2, 3, 4 Because of the large number of transmitters 4, it is necessary to make the transmitter side as simple as possible. Generally, each transmitter 2, 3, 4 has the same transmission function (ie, the same carrier frequency,
(The same modulation method, the same data format, etc.).
又、受信装置1の受信エリア5内に送信装置2,3が存
在すると、それらからの送信信号が重畳して混信を起こ
す恐れがある。混信を防止するためには、例えば複数の
送信装置2,3に受信装置1からの信号を受信する受信回
路を設け、受信装置1側より送信装置2,3の送信状態を
制御することが考えられるが、このように送信装置2,3
に受信回路を設けるのはコストアップ、装置の大型化に
つながり望ましくない。Further, if the transmitting devices 2 and 3 exist in the receiving area 5 of the receiving device 1, there is a possibility that transmission signals from the transmitting devices 2 and 3 are superimposed and cause interference. In order to prevent interference, for example, it is conceivable to provide a receiving circuit for receiving a signal from the receiving device 1 in the plurality of transmitting devices 2 and 3 and control the transmission state of the transmitting devices 2 and 3 from the receiving device 1 side. However, the transmission devices 2 and 3
Providing a receiver circuit in the above is not desirable because it increases the cost and the size of the apparatus.
そこで従来では、複数の送信装置2,3からの送信を同
じ時間間隔である所定間隔で行い、各送信装置2,3にお
いて送信信号の送信タイミングをずらすことにより混信
を防止している。Therefore, conventionally, transmission from a plurality of transmitting devices 2 and 3 is performed at a predetermined time interval that is the same time interval, and interference is prevented by shifting the transmission timing of a transmission signal in each transmitting device 2 and 3.
しかしながら、上記従来装置においても、各送信装置
2,3の送信タイミングをずらすためには、各送信装置2,3
に対して送信時間を決定するため何らかの処理(あるい
は装置)が必要であり、又、このような装置では、所定
時間間隔にて送信を行っているので、各装置の誤差等の
要因により一度混信が生じてしまうと、その後も継続し
て混信状態のままであり、送信装置1側では長時間にわ
たり送信信号を受信できない状態が続いてしまい、使用
上大変不都合である。However, even in the above-mentioned conventional device, each transmitting device
To shift the transmission timing of 2, 3
In order to determine the transmission time, some processing (or device) is required. In such a device, transmission is performed at predetermined time intervals. Occurs, the state of interference continues to be maintained even after that, and the transmitting device 1 continues to be unable to receive a transmission signal for a long time, which is very inconvenient in use.
そこで本発明は上記のような問題点に鑑みなされたも
のであり、その目的は、装置を何ら複雑な構成にするこ
となく送信信号の混信頻度を低減すると共に、各送信装
置間における駆動電源の消費状態のばらつきを低減する
ことである。Therefore, the present invention has been made in view of the above-described problems, and an object of the present invention is to reduce the frequency of interference of a transmission signal without making the apparatus any complicated structure, and to reduce the driving power supply between each transmission apparatus. The purpose is to reduce variations in the consumption state.
上記の目的を達成するために、本発明の送信装置は送
信すべきデータを設定するデータ設定手段と、前記デー
タの内容に応じて送信時間間隔を決定する送信間隔決定
手段と、前記データに応じた送信信号を、前記送信時間
間隔にて送信する送信手段とを備え、前記送信信号を前
記送信時間間隔とは異なる所定時間間隔にて送信すると
共に、前記所定時間間隔内には前記送信信号を前記送信
時間間隔にて所定回数だけ送信されるようにしている。In order to achieve the above object, a transmitting apparatus of the present invention comprises: data setting means for setting data to be transmitted; transmission interval determining means for determining a transmission time interval according to the content of the data; Transmitting means for transmitting the transmitted signal at the transmission time interval, transmitting the transmission signal at a predetermined time interval different from the transmission time interval, and transmitting the transmission signal within the predetermined time interval. Transmission is performed a predetermined number of times at the transmission time interval.
又、本発明の通信方法は複数の送信装置と1個の受信
装置とを備え、前記複数の送信装置においては各々同じ
送信機能を有すると共に、送信すべきデータの内容に応
じた送信時間間隔にて送信信号を送信し、前記受信装置
においては前記複数の送信装置に対して同じ処理にて前
記送信信号を受信可能とし、さらに、前記複数の送信装
置は、前記送信時間間隔とは異なる所定時間間隔にて前
記送信信号を送信すると共に、前記所定時間間隔内には
前記送信信号が前記送信時間間隔にて所定回数だけ送信
され、しかも前記所定時間間隔及び前記所定回数は前記
複数の送信装置に対して同じ値に設定されたものとして
いる。Further, the communication method of the present invention includes a plurality of transmitting devices and one receiving device, each of the plurality of transmitting devices having the same transmitting function, and having a transmission time interval corresponding to the content of data to be transmitted. The transmitting device transmits the transmitting signal, and the receiving device can receive the transmitting signal in the same process with respect to the plurality of transmitting devices, and further, the plurality of transmitting devices have a predetermined time different from the transmission time interval. While transmitting the transmission signal at intervals, the transmission signal is transmitted a predetermined number of times at the transmission time interval within the predetermined time interval, and the predetermined time interval and the predetermined number of times are transmitted to the plurality of transmission devices. It is assumed that they are set to the same value.
本発明の上記構成によると、送信装置において送信信
号の送信時間間隔をデータの内容に応じて決定している
ので、一度混信が発生したとしても送信信号のデータ内
容が異なっていれば、次回からの送信信号が継続して混
信するといったことがない。According to the configuration of the present invention, the transmission device determines the transmission time interval of the transmission signal according to the content of the data. Therefore, even if interference occurs, if the data content of the transmission signal is different, the next time. Does not cause continuous interference.
又、各送信装置において、送信時間間隔とは異なる所
定時間間隔にて送信信号を送信すると共に、所定時間間
隔内には送信信号が送信時間間隔にて所定回数だけ送信
されるようにしているので、その所定時間間隔内におけ
る各送信装置の消費電力は同じになり、全体的に消費状
態のばらつきを低減できる。In addition, in each transmitting device, the transmission signal is transmitted at a predetermined time interval different from the transmission time interval, and the transmission signal is transmitted a predetermined number of times at the transmission time interval within the predetermined time interval. Therefore, the power consumption of each transmitting device within the predetermined time interval is the same, and the variation in the consumption state can be reduced as a whole.
以下、本発明を図面に示す実施例を用いて説明する。 Hereinafter, the present invention will be described using embodiments shown in the drawings.
本発明の第1実施例を第1図乃至第7図を用いて説明
する。本実施例も1個の受信装置1により複数の送信装
置2,3,4からの送信信号2a,3a,4aを処理するようにした
通信方式であり、特にその送信装置2,3,4側に特徴があ
る。第2図は送信装置2,3,4を表す構成図であり、半導
体集積回路等により実現され、例えば1枚の半導体基板
に構成される。図中、6はそれらの送信装置、7は一般
に知られた送信回路であり、例えば水晶発振回路、変調
回路、コントロール回路などから構成されている。8は
送信すべき内容を記憶するデータメモリであり、例えば
RAM,ROM、シフトレジスタ等で構成されており、そのデ
ータをシリアルで送信回路7の変調入力に与えるもので
ある。9はデータメモリ8より与えられる信号によって
プリセットされる構成を持ったタイマであり、その出力
は送信回路8のコントロール入力に与えられるものであ
る。A first embodiment of the present invention will be described with reference to FIGS. The present embodiment is also a communication system in which a single receiving device 1 processes transmission signals 2a, 3a, 4a from a plurality of transmitting devices 2, 3, 4 and, in particular, the transmitting device 2, 3, 4 side. There is a feature. FIG. 2 is a configuration diagram showing the transmission devices 2, 3, and 4, which are realized by a semiconductor integrated circuit or the like and are configured on, for example, one semiconductor substrate. In the figure, reference numeral 6 denotes a transmitting device, and reference numeral 7 denotes a generally known transmitting circuit, which includes, for example, a crystal oscillation circuit, a modulation circuit, a control circuit, and the like. Reference numeral 8 denotes a data memory for storing contents to be transmitted.
It is composed of a RAM, a ROM, a shift register and the like, and its data is serially applied to a modulation input of the transmission circuit 7. Reference numeral 9 denotes a timer having a configuration preset by a signal supplied from the data memory 8, and its output is supplied to a control input of the transmission circuit 8.
上記構成において、送信装置6に対して、外部から初
期に与えられたデータ(例えば送信装置6のコード)及
び/又は外部から随時入力されるデータ(例えばメッセ
ージ)は、送信のため一時データメモリ8に記憶され、
シリアルデータとして出力されて送信回路7の変調端子
に入力される。また一方データメモリ8の内容により可
変なタイマ9の出力が送信回路7のキャリアコントロー
ル端子に入力されている。In the above configuration, the data (for example, the code of the transmission device 6) initially given from the outside and / or the data (for example, the message) inputted as needed from the outside to the transmission device 6 are temporarily stored in the temporary data memory 8 for transmission. Is stored in
The data is output as serial data and input to the modulation terminal of the transmission circuit 7. On the other hand, the output of the timer 9 which is variable according to the contents of the data memory 8 is input to the carrier control terminal of the transmission circuit 7.
従って、シリアルデータは送信回路7により振幅変調
(AM)、周波数変調(FM)、あるいは位相変調(PM)等
の変調処理がなされ、その被変調波がタイマ9により設
定される送信時間間隔にて送信される。尚、各送信装置
2,3,4は同一搬送周波数、同一変調方式、同一データ形
式等の同じ送信機能を有しており、各々に特別の回路等
を必要とすることなく同じ構成にて形成できる。Therefore, the serial data is subjected to modulation processing such as amplitude modulation (AM), frequency modulation (FM), or phase modulation (PM) by the transmission circuit 7, and the modulated wave is transmitted at the transmission time interval set by the timer 9. Sent. Each transmission device
2, 3, and 4 have the same transmission function of the same carrier frequency, the same modulation method, the same data format, and the like, and can be formed in the same configuration without requiring a special circuit or the like.
第3図はこのような送信装置2,3からの送信信号を表
しており、上段は送信装置2の動作状態を表すグラフ、
下段は送信装置3の動作状態を表わすグラフであり、横
軸の時間軸は共通である。図に示すように、データ1と
データ2の内容が異なれば、送信時間間隔t1,t2も異な
る値に設定され、一度混信が発生したとしても、次回か
らの送信信号が継続して混信することがない。FIG. 3 shows transmission signals from such transmitting devices 2 and 3, and the upper part is a graph showing the operating state of the transmitting device 2,
The lower part is a graph showing the operation state of the transmitting device 3, and the time axis on the horizontal axis is common. As shown in the figure, if the contents of data 1 and data 2 are different, the transmission time intervals t 1 and t 2 are also set to different values, so that even if interference occurs once, the transmission signal from the next time continues. Never do.
尚、第1図において受信装置1の構成は、一般に使用
されているものを採用可能であり、例えば第4図に示さ
れるように、アンテナより受信した送信信号を混合器1a
に入力し、受信感度を高めるためにその混合器1aにて発
振器1bからの発振波と混合し、中間周波帯に周波数変換
する。その後、復調回路1cにて復調を行い、得れらたデ
ータをコントローラ1d等のメモリに記憶して各種制御に
使用する。In FIG. 1, the configuration of the receiving device 1 can adopt a commonly used configuration. For example, as shown in FIG. 4, a transmission signal received from an antenna is mixed with a mixer 1a.
The signal is mixed with the oscillating wave from the oscillator 1b by the mixer 1a and frequency-converted to an intermediate frequency band in order to increase the receiving sensitivity. Thereafter, demodulation is performed by the demodulation circuit 1c, and the obtained data is stored in a memory such as the controller 1d and used for various controls.
第5図は第3図の送信装置6を具体化した電気回路図
である。図において、10〜13は送信すべきデータを記憶
するためのRAM(ランダム・アクセス・メモリ)で、本
実施例ではSRAM(Static RAM)を採用している。そし
て、その出力はシフトレジスタ14及びPLA(プログラマ
ブル・ロジック・アレイ)15に入力されている。ただ
し、本図ではRAM10〜13にデータを書き込む回路は省略
されている。14はシフトレジスタであり、パラレル入力
D0〜D3及び動作クロックCLKを受けて、シリアル出力SO
を送信回路17に与えるものである。15はPLAで、セル状
に並んだNchMOSトランジスタ24、プリジャージのための
PchMOSトランジスタ25、出力を取り出すためのインバー
タ26から成る。尚、図中に各配線の交点に丸印で示した
位置にNchMOSトランジスタ24が形成される。16は一般に
知られたアップカウンタ回路であり、分周回路29の出力
を受けてカウント動作がなされる。出力Q0,▲▼,
……Q3,▲▼,……はPLA15に接続されている。ま
た、Rはリセット端子である。17は送信回路であり、送
信すべきデータを入力する端子DATAがシフトレジスタ14
に、又、送信を許可するコントローラ端子がフリップ
・フロップ18の出力に、送信の完了を示す信号を出力す
る端子Eが同じくフリップ・フロップ18のリセット入力
に、それぞれ接続されている。ここで、20,21はRAM10〜
13を構成するためのNchMOSトランジスタ、22,23はイン
バータ、27,28はフリップ・フロップ18を構成するNORゲ
ート、29は一般に知られた分周回路で動作クロックCLK
を分周して、アップカウンタ16に与えるものである。
又、φα及びφβは重なり合いのない2相クロックであ
り、CLKはタイマの基本クロックであり、LDはRAM10〜13
をアクセスする信号である。尚、この回路において、第
2図のデータメモリ8にはRAM10〜13及びシフトレジス
タ14が対応しており、タイマ9にはPLA15及びアップカ
ウンタ16が対応している。FIG. 5 is an electric circuit diagram which embodies the transmitting device 6 of FIG. In the figure, reference numerals 10 to 13 denote RAMs (random access memories) for storing data to be transmitted. In this embodiment, SRAMs (Static RAMs) are employed. The output is input to a shift register 14 and a PLA (programmable logic array) 15. However, a circuit for writing data to the RAMs 10 to 13 is omitted in FIG. 14 is a shift register, which is a parallel input
In response to D 0 to D 3 and the operation clock CLK, a serial output SO
Is given to the transmission circuit 17. Reference numeral 15 denotes a PLA, which includes NchMOS transistors 24 arranged in a cell and a pre-jersey.
It comprises a PchMOS transistor 25 and an inverter 26 for extracting an output. Note that an NchMOS transistor 24 is formed at a position indicated by a circle at the intersection of each wiring in the drawing. Reference numeral 16 denotes a generally known up counter circuit, which receives an output of the frequency dividing circuit 29 and performs a counting operation. Output Q 0 , ▲ ▼,
…… Q 3 , ▲ ▼, …… are connected to PLA15. R is a reset terminal. Reference numeral 17 denotes a transmission circuit, and a terminal DATA for inputting data to be transmitted is connected to the shift register 14.
Further, a controller terminal for permitting transmission is connected to the output of the flip-flop 18, and a terminal E for outputting a signal indicating the completion of transmission is connected to the reset input of the flip-flop 18, respectively. Here, 20 and 21 are RAM10 ~
An NchMOS transistor for constituting 13; inverters 22, 23; inverters 27, 28 for NOR gates constituting a flip-flop 18;
Is divided and given to the up counter 16.
Φα and φβ are non-overlapping two-phase clocks, CLK is the basic clock of the timer, and LD is the RAM 10-13.
Is a signal for accessing. In this circuit, the RAMs 10 to 13 and the shift register 14 correspond to the data memory 8 in FIG. 2, and the PLA 15 and the up counter 16 correspond to the timer 9.
上記回路構成において、送信すべきデータとして例え
ば (D0,D1,D2,D3)=(1,0,0,1) がRAM10〜13に記憶された場合を考える と、アップカウンタ16の出力が (Q0,Q1,Q2,Q3)=(1,0,0,1) のときには、図中矢印で示したPLA15の配線に接続され
るNchMOSトランジスタ24が全てON状態になるために、Pc
hMOSトランジスタ25によってプリチャージした電荷がグ
ランドにぬかれるため、インバータ26の出力がH(ハ
イ)レベルとなり、フリップ・フロップ18がセットされ
ると同時にアップカウンタ16がリセットされる。そし
て、フリップ・フロップ18をセットすることにより送信
回路17の搬送波(キャリア)が発振し、シフトレジスタ
14から出力されるシリアル出力SOの内容(変調信号)に
より変調されて被変調波17aが送信信号として出力され
る。ここでアップカウンタ16の出力が (Q0,Q1,Q2,Q3)=(1,0,0,1) となるのは、分周回路29が例えば8分周回路であるとす
れば、 t1=75t となる(ここでtは基本クロックCLKのサイクルタイ
ム)。即ち、本回路構成によるとアップカウンタ16がリ
セットされてからRAM10に記憶されたデータと等しい値
になるまでカウントされる時間により送信時間間隔が設
定される。尚、送信完了のタイミングは送信回路17によ
り設定されるタイマ時間後に端子Eから信号を出力する
ことによりフリップ・フロップ18をリセットし、搬送波
の発振を停止することにより行われる。In the above-described circuit configuration, considering that, for example, (D 0 , D 1 , D 2 , D 3 ) = ( 1 , 0 , 0 , 1 ) is stored in the RAMs 10 to 13 as data to be transmitted, the up counter 16 When the output of (Q 0 , Q 1 , Q 2 , Q 3 ) = ( 1 , 0 , 0 , 1 ), all the NchMOS transistors 24 connected to the wiring of the PLA 15 indicated by the arrow in the drawing are turned on. Pc to become
Since the electric charge precharged by the hMOS transistor 25 is discharged to the ground, the output of the inverter 26 becomes H (high) level, and the flip-flop 18 is set and the up-counter 16 is reset at the same time. When the flip-flop 18 is set, the carrier of the transmitting circuit 17 oscillates, and the shift register
The modulated wave 17a is modulated by the content (modulation signal) of the serial output SO output from 14 and output as a transmission signal. Here, the output of the up counter 16 becomes (Q 0 , Q 1 , Q 2 , Q 3 ) = ( 1 , 0 , 0 , 1 ) if the frequency dividing circuit 29 is, for example, an 8 frequency dividing circuit. For example, t 1 = 75t (where t is the cycle time of the basic clock CLK). That is, according to the present circuit configuration, the transmission time interval is set by the time counted from when the up-counter 16 is reset until the value becomes equal to the data stored in the RAM 10. The transmission is completed by outputting a signal from the terminal E after a timer time set by the transmission circuit 17 to reset the flip-flop 18 and stop the oscillation of the carrier.
次に、RAM10〜13の記憶内容が上記の内容とは異なる (D0,D1,D2,D3)=(0,1,0,0) である場合を考えると、同様の考えにより送信時間間隔
はt1より短い時間である t2=16t となる。従って本実施例によると、送信すべきデー
タ、即ちRAM10〜13に記憶される内容に応じて、インバ
ータ26からHレベルの信号が出力されるまでの時間、即
ち送信時間間隔が決定される。Next, considering the case where the storage contents of the RAMs 10 to 13 are different from the above contents, (D 0 , D 1 , D 2 , D 3 ) = (0,1,0,0), The transmission time interval is t 2 = 16t, which is shorter than t 1 . Therefore, according to the present embodiment, the time until the H-level signal is output from the inverter 26, that is, the transmission time interval is determined according to the data to be transmitted, that is, the contents stored in the RAMs 10 to 13.
以上のように本実施例の送信装置によると、送信すべ
きデータの内容に応じた送信時間間隔にて送信信号を送
信するようにしているので、この送信装置を複数個用い
て通信を行った場合、一度混信が発生したとしても送信
信号のデータ内容が異なっていれば次回からの送信信号
が継続して混信するといったことがなく、混信頻度を低
減できる。又、そのために各々の送信装置に特別な構成
を要することなく、複数の送信装置は共通の構成でよい
ので、比較的簡単な構成にすることができ、延いては安
価に製造できるので、経済的にも有利である。As described above, according to the transmission device of the present embodiment, transmission signals are transmitted at transmission time intervals according to the content of data to be transmitted, so that communication is performed using a plurality of the transmission devices. In this case, even if interference occurs once, if the data content of the transmission signal is different, the transmission signal from the next time does not continuously interfere, and the interference frequency can be reduced. Also, for this purpose, each transmission device does not require a special configuration, and a plurality of transmission devices may have a common configuration, so that a relatively simple configuration can be achieved, and furthermore, it can be manufactured at low cost. This is also advantageous.
尚、本実施例において送信すべきデータとして、例え
ば送信装置ごとにつけられた送信装置のコードをも併せ
て送信する場合、送信装置が異なれば必ず送信データも
異なるので送信時間間隔も異なることとなり、どの送信
装置からの送信かを受信装置側で必ず認識することがで
きる。又、このようにする場合には、例えば第5図の回
路においてRAM10〜13のうちのいずれかを送信装置のコ
ードデータとしてその記憶内容を固定すればよい。又、
第5図において、RAM10〜13の代わりにE2PROM等を用い
てもよく、PLA15の代わりにマイクロコンピュータ等を
用いてもよい。In the present embodiment, as data to be transmitted, for example, when a code of the transmission device attached to each transmission device is also transmitted, if the transmission device is different, the transmission data is always different, so that the transmission time interval is different. The receiving device can surely recognize which transmitting device the signal is transmitted from. In this case, for example, in the circuit shown in FIG. 5, any one of the RAMs 10 to 13 may be fixed as the code data of the transmitting device and the storage content thereof may be fixed. or,
In FIG. 5, an E 2 PROM or the like may be used instead of the RAMs 10 to 13, and a microcomputer or the like may be used instead of the PLA 15.
次に第6図及び第7図を用いて本発明のさらなる特徴
部分を説明する。上述のように送信データに応じて送信
時間間隔を決定するようにすると、各送信装置間で所定
時間内に送信される送信信号の数に差が生じてくる。送
信装置の駆動電源は送信信号の送信回数に大きく影響さ
れるものであり、送信装置の駆動電源が電池等の内蔵型
のものであるとすると、駆動電源の消費状態が各送信装
置間で著しく違ってくるという不都合が生じる。第6図
に示すものはこのような不都合を解決するものである。Next, further characteristic portions of the present invention will be described with reference to FIGS. If the transmission time interval is determined according to the transmission data as described above, a difference occurs in the number of transmission signals transmitted within a predetermined time between the transmission devices. The driving power of the transmitting device is greatly influenced by the number of transmissions of the transmission signal. If the driving power of the transmitting device is a built-in type such as a battery, the driving power consumption state is significantly different between the transmitting devices. The inconvenience of being different occurs. The one shown in FIG. 6 solves such a disadvantage.
第6図は本実施例の送信装置を示しており、図におい
て、30はアップカウンタであり、31はPLA等から成るデ
コード回路、32は発振回路、33は送信回路、34はORゲー
ト、35は送信すべきデータを記憶するデータメモリであ
る。アップカウンタ30、デコード回路31、送信回路33及
びデータメモリ35は、基本的に第5図におけるアップカ
ウンタ16、PLA15、送信回路17及びRAM10〜13(シフトレ
ジスタ14を含む)とそれぞれ同様の構成でよく、本実施
例では新たにアップカウンタ16にQn+1出力端子を設け、
その出力をリセット(R)端子及びORゲート34に導いて
いる。又、送信装置33は第5図におけるフリップ・フロ
ップ18と同様の機能を内蔵するものである。FIG. 6 shows a transmitting apparatus according to the present embodiment, in which 30 is an up counter, 31 is a decoding circuit composed of a PLA or the like, 32 is an oscillating circuit, 33 is a transmitting circuit, 34 is an OR gate, 35 Is a data memory for storing data to be transmitted. The up counter 30, the decoding circuit 31, the transmission circuit 33, and the data memory 35 have basically the same configurations as the up counter 16, the PLA 15, the transmission circuit 17, and the RAMs 10 to 13 (including the shift register 14) in FIG. Frequently, in this embodiment, a Q n + 1 output terminal is newly provided in the up counter 16,
The output is led to a reset (R) terminal and an OR gate 34. The transmitting device 33 has the same function as the flip-flop 18 in FIG.
上記回路構成によると、まず上述した第5図の回路と
同様に考えて、データメモリ35に記憶されているデータ
と、アップカウンタ30のQ0〜Qnによる出力信号の値が同
じになった場合に、出力線AにHレベルの信号が出力さ
れ、その信号はORゲート34を介して送信回路33に入力
し、そのタイミングで送信信号を送信する。その後、ア
ップカウンタ30のカウントが進行し、Qn+1桁にオーバー
フローが生じるとQn+1出力端子より出力線BにHレベル
の信号が出力され、アップカウンタ30がリセットされる
と共に、ORゲート34を介して送信回路33に入力し、その
タイミングで送信信号を送信する。その後はアップカウ
ンタ30がリセットされたので、前述のようにデータメモ
リ35のデータ値までアップカウンタ30がカウントされる
ようになる。According to the above circuit configuration, first consider similar to the circuit of Figure 5 described above, the data stored in the data memory 35, the value of the output signal by Q 0 to Q n of the up counter 30 becomes the same In this case, an H-level signal is output to the output line A, and the signal is input to the transmission circuit 33 via the OR gate 34, and the transmission signal is transmitted at that timing. Thereafter, the count of the up counter 30 proceeds, and when an overflow occurs in the Q n + 1 digit, an H level signal is output from the Q n + 1 output terminal to the output line B, and the up counter 30 is reset and OR is performed. The signal is input to the transmission circuit 33 via the gate 34, and the transmission signal is transmitted at that timing. After that, since the up-counter 30 is reset, the up-counter 30 counts up to the data value of the data memory 35 as described above.
第7図は上記回路を第1図の送信装置2,3に適用した
際の送信信号を表している。送信装置2,3からの送信信
号A1,A2が時間Tにて混信したとしても、次回の送信信
号A2,B2はデータメモリ35に記憶されたデータに応じて
その送信時間間隔t1,t3が決定されるので、そのデータ
が異なればt1≠t3となり、混信を避けることができる。
その次の送信信号A3,B3はQn+1桁へのオーバーフローま
での時間により決定されるので、各送信装置2,3におい
て共通となり、t1+t2=t3+t4が成立する。即ち、 上記〜式を同時に満足するような通信を行うこと
により、混信が継続される可能性がなく、又、(t1+
t2)の周期で考えれば、データの内容によらず一定の周
期で送信していると考えられるので(つまり、送信時間
間隔の平均は必ず(t1+t2)/2となる。)、駆動電源
(電池等)の消費をデータ内容によらず各送信装置間で
一定にすることができる。従って、このような送信装置
を用いて通信を行えば、複数の送信装置における内蔵型
の駆動電源を全て同じタイミングにて取替えることがで
きるので、電力不足による送信不能、延いては受信不能
という事態を極力回避することができる。尚、上記回路
構成において混信頻度をより低減しようとする場合、ア
ップカウンタ30の出力信号を任意の値に変換してデコー
ド回路31のデコード値を複数にすればよい。FIG. 7 shows a transmission signal when the above circuit is applied to the transmission devices 2 and 3 in FIG. Even if the transmission signals A 1 and A 2 from the transmission devices 2 and 3 interfere at time T, the next transmission signals A 2 and B 2 are transmitted at the transmission time interval t according to the data stored in the data memory 35. Since 1 and t 3 are determined, if the data is different, t 1デ ー タ t 3 and interference can be avoided.
Since the next transmission signals A 3 and B 3 are determined by the time until the overflow to the Q n + 1 digit, the transmission signals A 3 and B 3 are common to the transmission devices 2 and 3, and t 1 + t 2 = t 3 + t 4 holds. . That is, By performing communication that simultaneously satisfies the above expressions, there is no possibility that interference will continue, and (t 1 +
Considering the period of t 2 ), it is considered that data is transmitted at a constant period irrespective of the content of the data (that is, the average of the transmission time intervals is always (t 1 + t 2 ) / 2). The consumption of the driving power supply (battery or the like) can be made constant among the transmission devices regardless of the data content. Therefore, if communication is performed using such a transmission device, all of the built-in drive power supplies in a plurality of transmission devices can be replaced at the same timing, so that transmission becomes impossible due to insufficient power, and consequently reception becomes impossible. Can be avoided as much as possible. In order to further reduce the interference frequency in the above circuit configuration, the output signal of the up-counter 30 may be converted into an arbitrary value and the decode value of the decode circuit 31 may be plural.
次に、上述した第6図に示す回路と同様の機能を有す
る他の回路として、第2実施例を第8図を用いて説明す
る。Next, a second embodiment will be described with reference to FIG. 8 as another circuit having the same function as the circuit shown in FIG.
図において、36は37に示すような方形波を発生するタ
イマ回路であり、38は抵抗器39、コンデンサ40、コンパ
レータ41から構成されるディレイタイマであり、42はNO
Rゲート43,44,ANDゲート45、ORゲート46、抵抗器47、コ
ンデンサ48から構成されるパルス合成回路であり、49は
送信回路である。また50はパルス合成回路42の出力波形
である。In the figure, 36 is a timer circuit for generating a square wave as shown at 37, 38 is a delay timer composed of a resistor 39, a capacitor 40, and a comparator 41, and 42 is a NO
A pulse synthesizing circuit composed of R gates 43 and 44, an AND gate 45, an OR gate 46, a resistor 47 and a capacitor 48, and 49 is a transmitting circuit. Reference numeral 50 denotes an output waveform of the pulse synthesis circuit 42.
上記回路構成によると、タイマ回路36により、37の様
な周期的な方形波を発生させ、これをNORゲート43,44で
構成されたフリップ・フロップのセット入力として入力
し、その出力をANDゲート45と抵抗器39を通してコンデ
ンサ40を充電し、コンパレータ41によって基準電圧Vref
と比較することによって動作するディレイタイマ38に入
力し、この出力を前述のANDゲート45の他方の入力に入
力する事により、出力波形50の送信信号2のパルスを立
ち上がらせる。尚、送信信号2のパルスのリセットは、
抵抗器47を通してコンデンサ48に充電することによって
ディレイさせたANDゲート45の出力によって行われる。
これらの動作によって送信信号2のパルスが作られ、OR
ゲート46によって出力波形50の送信信号1及び送信信号
3と共に、送信回路49に入力される。According to the above circuit configuration, a periodic square wave like 37 is generated by the timer circuit 36, this is input as a set input of the flip-flop constituted by the NOR gates 43 and 44, and the output is an AND gate. The capacitor 40 is charged through the resistor 45 and the resistor 39, and the reference voltage Vref is charged by the comparator 41.
By inputting the output to the other input of the AND gate 45, the pulse of the transmission signal 2 having the output waveform 50 rises. The reset of the pulse of the transmission signal 2 is as follows.
This is done by the output of AND gate 45, which is delayed by charging capacitor 48 through resistor 47.
By these operations, a pulse of the transmission signal 2 is generated, and the OR
The transmission signal 49 together with the transmission signal 1 and the transmission signal 3 having the output waveform 50 is input to the transmission circuit 49 by the gate 46.
ここで、例えばコンデンサ40に直列にMOSトランジス
タ等のスイッチング素子を接続し、又、そのような直列
回路を複数本用意して並列に接続しておき、送信データ
の内容に応じてコンデンサ40の全体の容量値が変化する
ようにスイッチングすれば、第7図の回路動作が実現で
きる。Here, for example, a switching element such as a MOS transistor is connected in series to the capacitor 40, and a plurality of such series circuits are prepared and connected in parallel. If the switching is performed so that the capacitance value changes, the circuit operation shown in FIG. 7 can be realized.
第9図は、上記第1、第2実施例の技術思想を概念的
に一般化して示した図である。ここで T=tA1+tA2+tA3+……tAn =tB1+tB2+tB3+……tBn …… なる関係が示す様に、時間Tの間の送信回数は一定と
し、送信と次の送信との間隔を変える。つまり、式を
満足すると同時に、 なる関係を満たすように構成すれば良い。FIG. 9 is a diagram conceptually generalizing the technical ideas of the first and second embodiments. Here, T = t A1 + t A2 + t A3 +... T An = t B1 + t B2 + t B3 +... T Bn. Change the interval between transmissions. That is, while satisfying the formula, What is necessary is just to comprise so that the following relationship may be satisfied.
第10図及び第11図は本発明を効果的に採用出来る具体
的なシステムの例である。まず、第10図に示すシステム
は、キャッシュレジスタ55のオペレータ51〜53を管理す
るシステムである。オペレータ51〜53は、それぞれ1つ
の送信装置をネームプレート等に内蔵して携帯し、キャ
ッシュレジスタ55には受信装置を内蔵させ、その受信エ
リア54を約半径1m程度とし、各オペレータ51〜53のもつ
送信装置はそれぞれオペレータ51〜53のネームコードを
送信する。これにより、レジスタ55を操作したオペレー
タを知り、オペレータの管理を行おうとするものであ
る。FIG. 10 and FIG. 11 are examples of specific systems that can effectively employ the present invention. First, the system shown in FIG. 10 is a system for managing the operators 51 to 53 of the cash register 55. Each of the operators 51 to 53 carries one transmitting device built in a name plate or the like, carries a receiving device in the cash register 55, and sets the receiving area 54 to a radius of about 1 m. The transmitting device transmits the name codes of the operators 51 to 53, respectively. Thus, the operator who operates the register 55 is known, and the operator is to be managed.
図は、レジスタ55をオペレータ51が操作している状態
を示しており、この時、他のオペレータ52が受信エリア
54内で他の作業をしていたとすると、本発明の通信方式
によって混信を極力低減した状態にてオペレータ51及び
52のコードをレジスタ55は受信する。これはレジスタ55
がオペレータ51もしくは52によって操作されたと記録さ
れるわけだが、長時間にわたり混信して誰が(どのオペ
レータ)が操作したかわからなくなるのに比べて、管理
上良い結果となる。The figure shows a state in which the operator 55 is operating the register 55, and at this time, the other operator 52 operates the reception area.
Assuming that other operations are being performed within 54, the operator 51 and
The register 55 receives the code 52. This is register 55
Is recorded by the operator 51 or 52 as being operated by the operator 51 or 52, which is a better result in terms of management compared to a case where it is difficult to know who (the operator) has operated due to interference for a long time.
次に、第11図に示すシステムは、オフィス等のセキュ
リティなど、ビルの入場者管理を行うシステムで、ビル
100の入場者62〜71はそれぞれ1つのネームコードを送
信する送信装置をネームプレート等に内蔵して携帯し、
それを各室56〜58に設置された受信装置59〜61及び記録
装置72により受信、記録し、誰がいつどの室にいたかを
知り、管理するシステムである。ここで同室(例えば室
57)に多数の入場者(例えば入場者67〜71)がいる場
合、本発明の通信方式によって、混信なく全ての送信コ
ードを受信出来るため、このシステムが成立することに
なる。Next, the system shown in FIG. 11 is a system for managing building visitors such as security of offices and the like.
Each of the 100 visitors 62 to 71 carries a transmitting device for transmitting one name code, built in a name plate or the like,
This is a system for receiving and recording it by the receiving devices 59 to 61 and the recording device 72 installed in each of the rooms 56 to 58, and knowing who was in which room and managing it. Here the same room (for example, a room
When there are many visitors (for example, visitors 67 to 71) in 57), all the transmission codes can be received without interference by the communication method of the present invention, so that this system is established.
以上述べたように本発明によると、送信装置において
送信信号の送信時間間隔をデータの内容に応じて決定し
ているので、一度混信が発生したとしても送信信号のデ
ータ内容が異なっていれば、次回からの送信信号が継続
して混信するといったことがない。従って、送信装置を
何ら複雑な構成にすることなく、混信頻度を低減でき
る。As described above, according to the present invention, the transmission device determines the transmission time interval of the transmission signal according to the content of the data, so even if interference occurs, if the data content of the transmission signal is different, The transmission signal from the next time does not continuously interfere. Therefore, the interference frequency can be reduced without making the transmission device any complicated configuration.
又、各送信装置において送信時間間隔とは異なる所定
時間間隔にて送信信号を送信すると共に、所定時間間隔
内には送信信号が送信時間間隔にて所定回数だけ送信さ
れるようにしているので、その所定時間間隔内における
各送信装置の消費電力は同じになり、全体的に消費状態
のばらつきを低減でき、使用上都合の良い送信装置・通
信を提供できるという優れた効果がある。In addition, since each transmission device transmits a transmission signal at a predetermined time interval different from the transmission time interval, and the transmission signal is transmitted a predetermined number of times at the transmission time interval within the predetermined time interval, The power consumption of each transmission device within the predetermined time interval becomes the same, and the variation in the consumption state can be reduced as a whole, and there is an excellent effect that a transmission device and communication convenient for use can be provided.
第1図は本発明が適用されるシステムの概要を表す図、
第2図は本発明の第1実施例の送信装置を表す構成図、
第3図は第1実施例における送信装置からの送信信号を
表す図、第4図は受信装置を表す構成図、第5図は第3
図における送信装置を具体化した電気回路図、第6図は
本発明の第1実施例の送信装置を表す構成図、第7図は
第6図における送信装置からの送信信号を表す図、第8
図は本発明の第2実施例の送信装置を表す構成図、第9
図は第1実施例及び第2実施例を概念的に一般化して示
した図、第10図及び第11図は本発明を採用出来る具体的
なシステムを表す図である。 1……受信装置,2〜4……送信装置,7……送信回路,8…
…データメモリ,9……タイマ。FIG. 1 is a diagram showing an outline of a system to which the present invention is applied;
FIG. 2 is a configuration diagram showing a transmission device according to a first embodiment of the present invention,
FIG. 3 is a diagram showing a transmission signal from the transmission device in the first embodiment, FIG. 4 is a configuration diagram showing a reception device, and FIG.
FIG. 6 is an electric circuit diagram embodying the transmitting device in FIG. 6, FIG. 6 is a configuration diagram showing the transmitting device of the first embodiment of the present invention, FIG. 7 is a diagram showing a transmission signal from the transmitting device in FIG. 8
FIG. 14 is a configuration diagram illustrating a transmission device according to a second embodiment of the present invention.
The figure is a diagram conceptually generalizing the first embodiment and the second embodiment, and FIGS. 10 and 11 are diagrams showing a specific system to which the present invention can be applied. 1 receiving device, 2 to 4 transmitting device, 7 transmitting circuit, 8
... data memory, 9 ... timer.
Claims (2)
段と、 前記データの内容に応じて送信時間間隔を決定する送信
間隔決定手段と、 前記データに応じた送信信号を、前記送信時間間隔にて
送信する送信手段とを備える送信装置であって、 前記送信手段は前記送信信号を前記送信時間間隔とは異
なる所定時間間隔にて送信すると共に、前記所定時間間
隔内には前記送信信号を前記送信時間間隔にて所定回数
だけ送信することを特徴とする送信装置。A data setting unit for setting data to be transmitted; a transmission interval determining unit for determining a transmission time interval according to the content of the data; and a transmission signal according to the data, A transmitting unit for transmitting the transmission signal at a predetermined time interval different from the transmission time interval, and transmitting the transmission signal within the predetermined time interval. A transmission device for transmitting a predetermined number of times at a transmission time interval.
え、前記複数の送信装置においては各々同じ送信機能を
有すると共に、送信すべきデータの内容に応じた送信時
間間隔にて送信信号を送信し、前記受信装置においては
前記複数の送信装置に対して同じ処理にて前記送信信号
を受信可能とし、 さらに、前記複数の送信装置は、前記送信時間間隔とは
異なる所定時間間隔にて前記送信信号を送信すると共
に、前記所定時間間隔内には前記送信信号が前記送信信
号時間間隔にて所定回数だけ送信され、しかも前記所定
時間間隔及び前記所定回数は前記複数の送信装置に対し
て同じ値に設定されたことを特徴とする送信方法。2. A transmission apparatus comprising a plurality of transmission devices and one reception device, wherein the plurality of transmission devices have the same transmission function, and transmit signals at transmission time intervals corresponding to the contents of data to be transmitted. And the receiving device can receive the transmission signal in the same process with respect to the plurality of transmitting devices. Further, the plurality of transmitting devices are arranged at predetermined time intervals different from the transmission time interval. While transmitting the transmission signal, the transmission signal is transmitted a predetermined number of times in the transmission signal time interval within the predetermined time interval, and the predetermined time interval and the predetermined number of times are transmitted to the plurality of transmission devices. A transmission method characterized by being set to the same value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095250A JP2576582B2 (en) | 1988-04-18 | 1988-04-18 | Transmission device and communication method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095250A JP2576582B2 (en) | 1988-04-18 | 1988-04-18 | Transmission device and communication method using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01265735A JPH01265735A (en) | 1989-10-23 |
| JP2576582B2 true JP2576582B2 (en) | 1997-01-29 |
Family
ID=14132511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63095250A Expired - Lifetime JP2576582B2 (en) | 1988-04-18 | 1988-04-18 | Transmission device and communication method using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576582B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884704B2 (en) | 2005-07-27 | 2011-02-08 | Toyota Jidosha Kabushiki Kaisha | Body structure of vehicle having side-collision detection sensor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3563326B2 (en) | 2000-06-20 | 2004-09-08 | 松下電器産業株式会社 | Wireless microphone communication system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62198739U (en) * | 1986-06-06 | 1987-12-17 |
-
1988
- 1988-04-18 JP JP63095250A patent/JP2576582B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884704B2 (en) | 2005-07-27 | 2011-02-08 | Toyota Jidosha Kabushiki Kaisha | Body structure of vehicle having side-collision detection sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01265735A (en) | 1989-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3906348A (en) | Digital radio control | |
| US4879758A (en) | Communication receiver system having a decoder operating at variable frequencies | |
| US4194153A (en) | Digital radio paging communication system | |
| EP0091695B1 (en) | Battery saver circuit for use with paging receiver | |
| US4251812A (en) | Remote control system | |
| US5396056A (en) | Non-contact IC card having an active attenuation circuit | |
| US5060295A (en) | Radio device with controlled port and method of port control | |
| GB2196450A (en) | Processor clocking | |
| US4701759A (en) | Call reminder for a radio paging device | |
| JP2576582B2 (en) | Transmission device and communication method using the same | |
| RU2137312C1 (en) | Method and device controlling transmission of data package over common-user communication channel | |
| CA1209643A (en) | Digital radio paging receiver | |
| US4376995A (en) | Timekeeping device | |
| GB2119141A (en) | Transmitter token | |
| JPH0746400B2 (en) | Nuclear power plant including common bus multi-node sensor device | |
| JP3649874B2 (en) | Frequency divider circuit | |
| US4799218A (en) | Network system | |
| JPH07114536B2 (en) | Rechargeable electronic device | |
| JPS598091B2 (en) | Signal transmission method using indoor electrical circuits | |
| US4389644A (en) | Asynchronous type multichannel signal processing system | |
| US4081755A (en) | Baud rate generator utilizing single clock source | |
| US6792103B1 (en) | Telephonic automatic dialing system | |
| CA1106087A (en) | Frequency synthesizer for transmitter/receiver | |
| SU1397737A1 (en) | Device for regulating level of sound pressure of electroacoustic converter of electronic time piece | |
| SU1706003A1 (en) | Sounding signals generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |