JP2579517B2 - Reference voltage generation circuit - Google Patents
Reference voltage generation circuitInfo
- Publication number
- JP2579517B2 JP2579517B2 JP63042115A JP4211588A JP2579517B2 JP 2579517 B2 JP2579517 B2 JP 2579517B2 JP 63042115 A JP63042115 A JP 63042115A JP 4211588 A JP4211588 A JP 4211588A JP 2579517 B2 JP2579517 B2 JP 2579517B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- transistors
- group
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔概要〕 例えば、エミット・カップルド・ロジック回路に用い
て好適な基準電圧発生回路に関し、 電源電圧を分圧する為のトランジスタに於けるドレイ
ン電流特性にばらつきが存在しても、基準電圧を変動が
少なくて済むようにすることを目的とし、 直列接続したトランジスタが示す電流対電圧特性と同
じく直列接続したトランジスタが示す電流対電圧特性と
が電流非飽和領域で交差するようにそれぞれトランジス
タの数が選択されて正側電源線と負側電源線との間に介
挿された第一のトランジスタ・グループ及び第二のトラ
ンジスタ・グループと、前記正側電源線及び負側電源線
間の電圧を分割して基準電圧を取り出す為の前記第一の
トランジスタ・グループ及び第二のトランジスタ・グル
ープの接続点とを備えるよう構成する。DETAILED DESCRIPTION OF THE INVENTION [Summary] For example, regarding a reference voltage generation circuit suitable for use in an emitter-coupled logic circuit, there is a variation in drain current characteristics of transistors for dividing a power supply voltage. Also, the purpose is to reduce the reference voltage fluctuation so that the current-to-voltage characteristics of the series-connected transistors and the current-to-voltage characteristics of the series-connected transistors intersect in the current unsaturated region. A first transistor group and a second transistor group each having a selected number of transistors and interposed between a positive power supply line and a negative power supply line; and the positive power supply line and the negative power supply. A connection point between the first transistor group and the second transistor group for dividing a voltage between lines and extracting a reference voltage; The configuration is as follows.
本発明は、例えばエミッタ・カップルド・ロジック
(emitter coupled logic:ECL)回路に用いて好適な基
準電圧発生回路に関する。The present invention relates to a reference voltage generation circuit suitable for use in, for example, an emitter coupled logic (ECL) circuit.
一般に、MESFET(metal semiconductor field effect
transistor)や高電子移動度トランジスタ(high elec
tron mobility transistor:HEMT)などで構成されたGaA
s系集積回路装置はシリコン系バイポーラ集積回路装置
と組み合わせて使用されることが多い。Generally, metal semiconductor field effect (MESFET)
transistor and high electron mobility transistor (high elec
GaA composed of tron mobility transistor (HEMT)
An s-based integrated circuit device is often used in combination with a silicon-based bipolar integrated circuit device.
従って、入出力レベルをECLレベルに合わせる必要が
あり、その目的で用いられるレベル変換付き入力バッフ
ァ回路として、作動(source coupled FET logic:SCF
L)型のものが知られ、素子特性のばらつきに対する耐
性が大きいとされている。Therefore, it is necessary to adjust the input / output level to the ECL level.
L) type is known, and it is said that resistance to variation in element characteristics is large.
ところで、このSCFL型の回路に対しては、基準電圧V
REF(例えば、−1.3〔V〕)を供給する必要があり、前
記集積回路装置を確実に動作させるには、その基準電圧
VREFの安定性が重要であることは勿論である。By the way, for this SCFL type circuit, the reference voltage V
REF (for example, -1.3 [V]) must be supplied, and in order to reliably operate the integrated circuit device, its reference voltage is required.
Of course, the stability of V REF is important.
第4図は従来例を説明する為の要部回路図を表してい
る。FIG. 4 is a main part circuit diagram for explaining a conventional example.
図に於いて、R1及びR2は抵抗、VSSは負側電源電圧、V
REFは出力される基準電圧をそれぞれ示している。In the figure, R1 and R2 are resistors, VSS is the negative power supply voltage, V
REF indicates the output reference voltage.
この従来例は、抵抗分割型の基準電圧発生回路であっ
て、−1.3〔V〕の基準電圧VREFを得るのに適合した値
に選定されている抵抗R1及びR2で電源電圧を分割し、そ
の分割された電圧をそれら抵抗の接続点から出力として
取り出すようにしている。This conventional example is a resistance division type reference voltage generation circuit, in which a power supply voltage is divided by resistors R1 and R2 selected to have a value suitable for obtaining a reference voltage V REF of -1.3 [V]. The divided voltage is taken out as an output from a connection point between the resistors.
第5図は他の従来例を説明する為の要部回路図を表
し、第4図に於いて用いた記号と同記号は同部分を示す
か或いは同じ意味を持つものとする。FIG. 5 is a main part circuit diagram for explaining another conventional example, and the same symbols as those used in FIG. 4 indicate the same parts or have the same meanings.
図に於いて、T1及びT2はデプレション型電界効果のト
ランジスタを示している。In the figure, T1 and T2 indicate depletion type field effect transistors.
この従来例では、トランジスタT1及びT2に於けるソー
ス並びにゲートが短絡され、所謂、ダイオード接続にな
っていて、それ等ダイオードの内部抵抗を第4図に見ら
れる抵抗R1及びR2と同様に使用するものである。In this conventional example, the sources and gates of the transistors T1 and T2 are short-circuited, so-called diode-connected, and the internal resistances of these diodes are used in the same manner as the resistors R1 and R2 shown in FIG. Things.
第4図に見られる従来例に於いては、半導体チップ上
に抵抗R1及びR2を高い精度で形成しなければならない
が、これは集積回路装置の製造プロセス上からすると困
難が多い。それを解消しようとして第5図に見られる従
来例が現れたのであるが、その改良された基準電圧発生
回路にも未だ欠点が存在している。In the conventional example shown in FIG. 4, resistors R1 and R2 must be formed on a semiconductor chip with high accuracy, but this is often difficult in the manufacturing process of an integrated circuit device. To solve this problem, a conventional example shown in FIG. 5 has appeared, but the improved reference voltage generation circuit still has a drawback.
第6図は第5図に見られる従来例に於けるドレイン電
圧対ドレイン電流特性を表す線図であり、横軸にドレイ
ン電圧を、縦軸にドレイン電流をそれぞれ採ってある。
尚、第5図に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。FIG. 6 is a diagram showing the drain voltage-drain current characteristics in the conventional example shown in FIG. 5, in which the horizontal axis represents the drain voltage and the vertical axis represents the drain current.
Note that the same symbols as those used in FIG. 5 represent the same parts or have the same meanings.
図い於いて、t1はトランジスタT1のI(電流)−V
(電圧)特性線、t2はトランジスタT2のI−V特性線、
t11はトランジスタT1を別のトランジスタに代替した場
合のI−V特性線をそれぞれ示している。In the figure, t1 is I (current) -V of the transistor T1.
(Voltage) characteristic line, t2 is an IV characteristic line of the transistor T2,
t11 indicates an IV characteristic line when the transistor T1 is replaced with another transistor.
図から判るように、この基準電圧発生回路ではトラン
ジスタT1及びT2の電流が飽和して特性線t1及びt2の傾斜
が少ない領域を用いるようになっていて、特性線t1とt2
とが交わった点に対応する電圧が基準電圧VREFとして取
り出されるものである。As can be seen from the figure, the reference voltage generating circuit uses a region where the currents of the transistors T1 and T2 are saturated and the slopes of the characteristic lines t1 and t2 are small, and the characteristic lines t1 and t2
Is extracted as a reference voltage V REF .
このようなことから、例えば、トランジスタT1を他の
トランジスタに代替して、そのトランジスタのドレイン
電流特性がトランジスタT1のそれと僅かに相違し、例え
ば、記号t11で指示してある特性であるとした場合、基
準電圧VREFは大きく変動することになる。また、これ
は、トランジスタT1についてのみでなく、トランジスタ
T2に関しても起こり得るのは勿論である。For this reason, for example, when the transistor T1 is replaced with another transistor, and the drain current characteristic of the transistor is slightly different from that of the transistor T1, for example, assuming that the characteristic is indicated by the symbol t11 , The reference voltage V REF varies greatly. This is not only true for transistor T1, but also for transistor T1.
Of course, this can happen with T2 as well.
本発明は、電源電圧を分圧する為のトランジスタに於
けるドレイン電流特性にばらついが存在しても、基準電
圧の変動が少なくて済む構成をもつ基準電圧発生回路を
提供しようとする。An object of the present invention is to provide a reference voltage generating circuit having a configuration in which a reference voltage does not fluctuate even if there is variation in drain current characteristics of a transistor for dividing a power supply voltage.
第1図は本発明の原理を説明する為の基準電圧発生回
路を表す要部回路図であり、第5図及び第6図に於いて
用いた記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。FIG. 1 is a main part circuit diagram showing a reference voltage generating circuit for explaining the principle of the present invention. The same symbols as those used in FIGS. 5 and 6 indicate the same parts or are the same. It has meaning.
図に於いて、Q11,Q12・・・・は正側電源線側のトラ
ンジスタ、Q12,Q22・・・・は負側電源線側のトランジ
スタ、AはトランジスタQ11,Q12・・・・からなるグル
ープ(第一のトランジスタ・グループ)、Bはトランジ
スタQ21,Q22からなるグループ(第二のトランジスタ・
グループ)、NはグループAとグループBとの接続点を
それぞれ示している。In the figure, Q11, Q12 ... are transistors on the positive power line side, Q12, Q22 ... are transistors on the negative power line side, and A is a group consisting of transistors Q11, Q12 ... (First transistor group), B is a group consisting of transistors Q21 and Q22 (second transistor group)
Group) and N indicate connection points between group A and group B, respectively.
図から明らかなように、接続点Nからは基準電圧VREF
が出力されるものであり、そして、グループAに含まれ
るトランジスタQ11等の数及びグループBに含まれるト
ランジスタQ21等の数は、グループAのI−V特性線と
グループBのI−V特性線とが非飽和領域で交差するこ
とができるように選択される。As is clear from the figure, from the connection point N, the reference voltage V REF
Is output, and the number of transistors Q11 and the like included in the group A and the number of transistors Q21 and the like included in the group B are determined by the IV characteristic line of the group A and the IV characteristic line of the group B. And are able to intersect in the unsaturated region.
第2図は第1図に見られる基準電圧発生回路に於ける
ドレイン電圧対ドレイン電流特性を表す線図であり、横
軸にドレイン電圧を、縦軸にドレイン電流をそれぞれ採
ってある。尚、第1図及び第6図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。FIG. 2 is a diagram showing drain voltage versus drain current characteristics in the reference voltage generating circuit shown in FIG. 1, in which the horizontal axis represents drain voltage and the vertical axis represents drain current. Note that the same symbols as those used in FIGS. 1 and 6 represent the same parts or have the same meanings.
図に於いて、aはグループAのI−V特性線、bはグ
ループBのI−V特性線をそれぞれ示している。In the figure, a shows the IV characteristic line of the group A, and b shows the IV characteristic line of the group B.
図から判るように、この基準電圧発生回路ではグルー
プA及びグループBの電流が非飽和であって特性線a及
びbの傾斜が大きい領域を用いるようにしてあり、従来
と同様、特性線aとbとが交わった点に対応する電圧が
基準電圧VREFとして取り出されるものである。As can be seen from the figure, the reference voltage generating circuit uses a region where the currents of the groups A and B are unsaturated and the slopes of the characteristic lines a and b are large. The voltage corresponding to the point where b intersects is taken out as the reference voltage VREF .
前記したところから、トランジスタQ11,Q12・・・・
或いはQ21,Q22・・・・などのドレイン電流特性にばら
つきが存在しても、基準電圧VREFの値が大きくは変動し
ないことが理解されよう。From the above, transistors Q11, Q12 ...
Alternatively, it can be understood that the value of the reference voltage V REF does not significantly change even if the drain current characteristics such as Q21, Q22,...
このようなことから、本発明の基準電圧発生回路に於
いては、直列接続したトランジスタ(例えばトランジス
タQ11,Q12・・・・)が示す電流対電圧特性(例えばI
−V特性線a)と同じく直列接続したトランジスタ(例
えばトランジスタQ21,Q22・・・・)が示す電流対電圧
特性(例えばI−V特性線b)とが電流非飽和領域で交
差するようにそれぞれトランジスタの数が選択されて正
側電源線と負側電源線との間に介挿された第一のトラン
ジスタ・グループ(例えばグループA)及び第二のトラ
ンジスタ・グループ(例えばグループB)と、前記正側
電源線及び負側電源線間の電圧を分割して基準電圧(例
えば基準電圧VREFを取り出す為の前記第一のトランジス
タ・グループ及び第二のトランジスタ・グループの接続
点(例えば接続点N)とを備えるよう構成する。Therefore, in the reference voltage generating circuit of the present invention, the current-voltage characteristics (for example, I.sub.I) shown by the series-connected transistors (for example, transistors Q11, Q12...)
The current-voltage characteristics (for example, the IV characteristic line b) of the transistors (for example, the transistors Q21, Q22,...) Connected in series similarly to the -V characteristic line a) cross each other in the current non-saturation region. A first transistor group (for example, group A) and a second transistor group (for example, group B) having a selected number of transistors interposed between the positive power supply line and the negative power supply line; The voltage between the positive power supply line and the negative power supply line is divided and a reference voltage (for example, a connection point (for example, a connection point N of the first transistor group and the second transistor group for extracting the reference voltage VREF). ).
前記手段を採ることに依り、基準電圧発生回路を構成
するトランジスタの特性、特に、ドレイン電流特性にば
らつきが存在しても、それに起因する基準電圧の変動を
無視できるほどに小さくすることができ、系を異にする
集積回路装置間のレベル変換を行う場合などに用いて好
適である。By adopting the above-described means, even if there is a variation in the characteristics of the transistors constituting the reference voltage generating circuit, particularly, even if there is a variation in the drain current characteristic, the variation in the reference voltage caused by the variation can be made negligibly small, It is suitable for use when performing level conversion between integrated circuit devices having different systems.
第3図は本発明の一実施例の要部回路図を表し、第1
図及び第2図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。FIG. 3 is a main part circuit diagram of one embodiment of the present invention.
The same symbols as those used in FIGS. 2 and 3 indicate the same parts or have the same meaning.
図に於いてVTTはシリコン系ECL回路に於ける終端用電
源の電圧を示している。V TT In figure shows the voltage at the terminating power to the silicon-based ECL circuit.
図示例では、グループAはトランジスタQ11乃至16の
6個を直列接続したものから構成され、また、グループ
BはトランジスタQ21乃至Q23の3個を直列接続したもの
から構成されていて、グループAに属するトランジスタ
Q11等1個のトランジスタで分圧される電圧は0.22
〔V〕、そして、グループBに属するトランジスタQ21
等に依るそれは0.23〔V〕であって、VTT=−2.0〔V〕
であるとき、接続点Nから−1.3〔V〕の基準電圧VREF
が得られる。因に、グループBに属するトランジスタQ2
1等に於いて分圧される電圧がグループAに属するトラ
ンジスタQ11等のそれと比較して0.01〔V〕高いが、そ
の為には、トランジスタQ21等のゲート幅を僅かに小さ
くすることで実現される。In the illustrated example, the group A is configured by connecting six transistors Q11 to Q16 in series, and the group B is configured by connecting three transistors Q21 to Q23 in series and belongs to the group A. Transistor
The voltage divided by one transistor such as Q11 is 0.22
[V] and the transistor Q21 belonging to the group B
It is 0.23 [V], and V TT = −2.0 [V]
, The reference voltage V REF of -1.3 [V] from the connection point N
Is obtained. The reason is that the transistor Q2 belonging to the group B
The voltage divided at 1 etc. is higher than that of the transistors Q11 etc. belonging to group A by 0.01 [V], but this is realized by slightly reducing the gate width of the transistors Q21 etc. You.
本実施例に於ける各トランジスタQ11・・・及びQ21・
・・が通常の闘値電圧、即ち、−0.5〜−1.0〔V〕をも
つものであれば、そのI−V特性は第2図に見られるよ
うな3極管領域で交差することになる。また、トランジ
スタQ11,Q12・・・・、Q21,Q22・・・・に印加されるド
レイン電圧が殆ど等しいことから、闘値電圧が設計値か
らずれてもVREFの変化は殆ど無い。Each of the transistors Q11... And Q21.
.. Has a normal threshold voltage, ie, -0.5 to -1.0 [V], its IV characteristics will intersect in the triode region as seen in FIG. . Further, the transistors Q11, Q12, ..., Q21, since Q22 drain voltage applied to .... almost equal, there is little change in the V REF is also deviated from the design value闘値voltage.
本発明に依る基準電圧発生回路に於いては、直列接続
したトランジスタからなる第一のトランジスタ・グルー
プ及び直列接続したトランジスタからなる第二のトラン
ジスタ・グループを正側電源線と負側電源線との間に直
列接続して介挿し、その第一のトランジスタ・グループ
が示す電流対電圧特性と第二のトランジスタ・グループ
が示す電流対電圧特性とは電流非飽和領域で交差するよ
うにそれぞれトランジスタの数を選択してある。In the reference voltage generating circuit according to the present invention, a first transistor group including transistors connected in series and a second transistor group including transistors connected in series are connected to a positive power supply line and a negative power supply line. The current-to-voltage characteristics of the first transistor group and the current-to-voltage characteristics of the second transistor group intersect in the current non-saturation region. Has been selected.
前記構成を採ることに依り、基準電圧発生回路を構成
するトランジスタの特性、特に、ドレイン電流特性にば
らつきが存在しても、それに起因する基準電圧の変動を
無視できるほど小さくすることができ、系を異にする集
積回路装置間のレベル変換を行う場合などに用いて好適
である。By adopting the above configuration, even if the characteristics of the transistors constituting the reference voltage generating circuit, particularly, the drain current characteristics vary, the fluctuation of the reference voltage caused by the variation can be reduced to a negligible level. It is suitable for use in the case of performing level conversion between integrated circuit devices having different values.
第1図は本発明の原理を説明する為の基準電圧発生回路
の要部回路図、第2図は第1図に見られる基準電圧発生
回路の電圧対電流特性を説明する為の線図、第3図は本
発明一実施例の要部回路図、第4図及び第5図は従来例
の要部回路図、第6図は第5図に見られる従来例の電圧
対電流特性を説明する為の線図をそれぞれ表している。 図に於いて、VSSは負側電源電圧、VREFは基準電圧、Q1
1,Q12・・・・はトランジスタ、Q21,Q22・・・・はトラ
ンジスタ、AはトランシスタQ11,Q12・・・・からなる
グループ、BはトランジスタQ21,Q22からなるグルー
プ、NはグループAとグループBとの接続点、VTTはシ
リコン系ECL回路に於ける終端用電源の電圧を示してい
る。FIG. 1 is a main part circuit diagram of a reference voltage generating circuit for explaining the principle of the present invention, FIG. 2 is a diagram for explaining voltage-current characteristics of the reference voltage generating circuit shown in FIG. 1, FIG. 3 is a main part circuit diagram of one embodiment of the present invention, FIGS. 4 and 5 are main part circuit diagrams of a conventional example, and FIG. 6 explains a voltage-current characteristic of the conventional example shown in FIG. Respectively. In the figure, V SS is the negative power supply voltage, V REF is the reference voltage, Q1
..., transistors, Q21, Q22 ..., transistors, A: group consisting of transistors Q11, Q12, ..., B: group consisting of transistors Q21, Q22, N: group A a connection point between the B, V TT denotes the voltage at the terminating power to the silicon-based ECL circuit.
Claims (1)
圧特性と同じく直列接続したトランジスタが示す電流対
電圧特性とが電流非飽和領域で交差するようにそれぞれ
トランジスタの数が選択されて正側電源線と負側電源線
との間に介挿された第一のトランジスタ・グループ及び
第二のトランジスタ・グループと、 前記正側電源線及び負側電源線間の電圧を分割して基準
電圧を取り出す為の前記第一のトランジスタ・グループ
及び第二のトランジスタ・グループの接続点と を備えてなることを特徴とする基準電圧発生回路。The number of transistors is selected such that the current-voltage characteristics of the series-connected transistors and the current-voltage characteristics of the series-connected transistors intersect in the current non-saturation region. And a first transistor group and a second transistor group interposed between the first power supply line and the second power supply line, and a voltage between the positive power supply line and the negative power supply line to obtain a reference voltage. And a connection point between the first transistor group and the second transistor group.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042115A JP2579517B2 (en) | 1988-02-26 | 1988-02-26 | Reference voltage generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042115A JP2579517B2 (en) | 1988-02-26 | 1988-02-26 | Reference voltage generation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01218211A JPH01218211A (en) | 1989-08-31 |
| JP2579517B2 true JP2579517B2 (en) | 1997-02-05 |
Family
ID=12626952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63042115A Expired - Lifetime JP2579517B2 (en) | 1988-02-26 | 1988-02-26 | Reference voltage generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2579517B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109711A (en) * | 1990-08-29 | 1992-04-10 | Nec Ic Microcomput Syst Ltd | Input buffer circuit |
| JP3278765B2 (en) | 1997-11-17 | 2002-04-30 | 日本電気株式会社 | Negative voltage generation circuit |
| KR100272508B1 (en) * | 1997-12-12 | 2000-11-15 | 김영환 | Internal voltage geberation circuit |
| US9147443B2 (en) * | 2011-05-20 | 2015-09-29 | The Regents Of The University Of Michigan | Low power reference current generator with tunable temperature sensitivity |
-
1988
- 1988-02-26 JP JP63042115A patent/JP2579517B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01218211A (en) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095284A (en) | Subthreshold CMOS amplifier with wide input voltage range | |
| US4583037A (en) | High swing CMOS cascode current mirror | |
| US5055719A (en) | Current conveyor circuit | |
| US5909127A (en) | Circuits with dynamically biased active loads | |
| EP0140677B1 (en) | Differential amplifier using a constant-current source circuit | |
| EP0138823B1 (en) | A current source circuit having reduced error | |
| US4864159A (en) | ECL to CMOS transition amplifier | |
| US3832644A (en) | Semiconductor electronic circuit with semiconductor bias circuit | |
| US4006365A (en) | Exclusive or integrated logic circuits using complementary MOSFET technology | |
| US4423339A (en) | Majority logic gate | |
| JP2559032B2 (en) | Differential amplifier circuit | |
| US5059829A (en) | Logic level shifting circuit with minimal delay | |
| US4939390A (en) | Current-steering FET logic circuit | |
| US4602207A (en) | Temperature and power supply stable current source | |
| JP2579517B2 (en) | Reference voltage generation circuit | |
| US4387309A (en) | Input stage for N-channel junction field effect transistor operational amplifier | |
| US6023157A (en) | Constant-current circuit for logic circuit in integrated semiconductor | |
| US4943743A (en) | TTL to ECL input buffer | |
| JP2666435B2 (en) | Temperature compensation level shift circuit | |
| US5153461A (en) | Logic circuit using element having negative differential conductance | |
| JP2748475B2 (en) | Constant voltage generator | |
| JP2748477B2 (en) | Constant voltage generator | |
| JP2853359B2 (en) | Semiconductor integrated circuit | |
| JPH0793563B2 (en) | Level conversion circuit | |
| JPH05300000A (en) | Ecl level output circuit and ecl/dcfl level conversion input circuit and semiconductor integrated circuit device |