JP2582828B2 - Pin grid array - Google Patents
Pin grid arrayInfo
- Publication number
- JP2582828B2 JP2582828B2 JP63002562A JP256288A JP2582828B2 JP 2582828 B2 JP2582828 B2 JP 2582828B2 JP 63002562 A JP63002562 A JP 63002562A JP 256288 A JP256288 A JP 256288A JP 2582828 B2 JP2582828 B2 JP 2582828B2
- Authority
- JP
- Japan
- Prior art keywords
- grid array
- resistor
- pin grid
- pin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、高速素子を搭載するピングリッドアレイ
に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a pin grid array on which a high-speed element is mounted.
（従来の技術） 近年、情報処理の高速化が要求され、ECL,GaAs IC等
高速化対応の素子が出現してきた。これらの集積回路を
実装する場合、外部から集積回路へ入力される信号が伝
搬する配線には、信号の多重反射を防ぐため、終端抵抗
を設けるのが一般的である。特に、集積回路の集積度が
大きくなり、入出力パッドが多くなった際にはピングリ
ッドアレイを持いるが、ピングリッドアレイを搭載する
プリント基板に多数の抵抗体を実装することは容易では
なく、さらに実装できたとしても、チップから遠い所に
終端抵抗が形成されることになり、実装効率、電気的特
性の両面から見て、抵抗体構成法の改善が要求されてい
た。(Prior Art) In recent years, high-speed information processing has been required, and high-speed compatible devices such as ECL and GaAs IC have appeared. When these integrated circuits are mounted, a wiring through which a signal input from the outside to the integrated circuit propagates is generally provided with a terminating resistor in order to prevent multiple reflection of the signal. In particular, when the degree of integration of an integrated circuit increases and the number of input / output pads increases, a pin grid array is provided, but it is not easy to mount a large number of resistors on a printed circuit board on which the pin grid array is mounted. Even if it can be further mounted, a terminating resistor will be formed at a location far from the chip, and improvement of the resistor configuration method has been demanded in view of both mounting efficiency and electrical characteristics.
（発明のが解決しようとする課題） 本発明は、上述した従来の技術の問題点に鑑みなされ
たもので、実装効率がよく、さらに電気的特性も向上で
きるピングリッドアレイを提供することを目的とする。(Problems to be Solved by the Invention) The present invention has been made in view of the above-described problems of the conventional technology, and has as its object to provide a pin grid array that has good mounting efficiency and can also improve electrical characteristics. And
〔発明の構成〕 （課題を解決するための手段） 本発明は、上記したような問題点を解決するため、ピ
ングリッドアレイのピンのまわりに抵抗体を形成したこ
とを特徴とするものである。[Configuration of the Invention] (Means for Solving the Problems) The present invention is characterized in that a resistor is formed around pins of a pin grid array in order to solve the above-described problems. .
（作用） このように、終端抵抗をピンのまわりに形成すること
により、実装基板上に抵抗体を形成するスペースが不必
要になり、実装密度が向上し、また、チップのボンディ
ングパットの近い所に抵抗体を形成できるため、電気的
特性の向上も図ることができる。(Operation) By forming the terminating resistor around the pin in this way, a space for forming a resistor on the mounting board becomes unnecessary, the mounting density is improved, and the location near the bonding pad of the chip is improved. Since a resistor can be formed on the substrate, electric characteristics can be improved.
（実施例） 以下、本発明の実施例を図面を用いて説明する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.
第１図は、ピングリッドアレイのピン部を示してい
る。FIG. 1 shows a pin portion of a pin grid array.
アルミナ・セラミック等の基板１上に、多数の電源ピ
ン２あるいは入力ピン３がろう付けされている。入力ピ
ン３のまわりには、抵抗体４が形成され、その抵抗体４
の周囲には、抵抗体と重なる部分５を持つ共通電極（GN
D）６が形成されている。A large number of power supply pins 2 or input pins 3 are brazed on a substrate 1 made of alumina ceramic or the like. A resistor 4 is formed around the input pin 3.
Around the common electrode (GN
D) 6 is formed.
次に、この構造を形成するプロセスについて説明す
る。Next, a process for forming this structure will be described.
グリーンシートによる一体焼成法等により、ピンをろ
う付けする前のパッケージを形成する。その後、厚膜印
刷法により、抵抗ペーストを所定の位置に印刷し、焼成
する。次に電極となるペーストを印刷、焼成しピンをろ
う付けする。The package before brazing the pins is formed by an integral firing method using a green sheet or the like. After that, the resistive paste is printed at a predetermined position by a thick film printing method, and is fired. Next, the paste to be the electrode is printed and fired, and the pins are brazed.
以上のようなプロセスにより、抵抗体付ピングリッド
アレイが形成される。このプロセスにより、試作し、抵
抗値を実験により測定した結果を第１表に示す。また、
第２図に示すようにピンをろう付けする部分の半径を
r1、中心から抵抗体の円周上までをr2とする。By the above process, the pin grid array with the resistor is formed. Table 1 shows the results of trial production of this process and measurement of the resistance value by experiment. Also,
As shown in Fig. 2, the radius of the part where the pin is brazed
r 1 , and r 2 from the center to the circumference of the resistor is defined as r 2 .
終端抵抗の値をよく使われる50Ωとするには、第１表
に示すように、シート抵抗500Ω／□の抵抗ペーストを
用いr1＝1.0mm,r2＝2.0mmとすれば近い値が得られ、さ
らにトリミングを行うと、50Ωにより近い値を得ること
ができる。 As shown in Table 1 , near values can be obtained by using a resistor paste with a sheet resistance of 500Ω / □ and setting r 1 = 1.0mm and r 2 = 2.0mm, as shown in Table 1. Further, if trimming is further performed, a value closer to 50Ω can be obtained.
上述したような構造のピングリッドアレイは、多数の
終端抵抗が必要なECL,GaAs IC等の素子を実装する際、
プリント基板に抵抗体をとりつけるスペースをはぶくこ
とができ、さらに、終端抵抗がチップのボンディングパ
ットの近くに形成されるため電気的にも特性が向上す
る。このように、本発明の効果は、システムの性能のア
ップ、コストダウンに非常に有効である。The pin grid array with the above-mentioned structure is used when mounting elements such as ECL and GaAs IC that require many termination resistors.
The space for mounting the resistor on the printed circuit board can be reduced, and the terminal resistance is formed near the bonding pad of the chip, so that the characteristics are improved electrically. As described above, the effect of the present invention is very effective in improving the performance of the system and reducing the cost.
第１図は本発明の一実施例を示す要部平面図、第２図は
ピングリッドアレイの抵抗値を説明する図である。 １……ピングリッドアレイ基体、２……電源ピン ３……入力ピン、４……抵抗体 ５……抵抗体と電極のクロスオーバー部 ６……共通電極FIG. 1 is a plan view of an essential part showing an embodiment of the present invention, and FIG. 2 is a diagram for explaining the resistance value of a pin grid array. DESCRIPTION OF SYMBOLS 1 ... Pin grid array base 2 ... Power supply pin 3 ... Input pin 4 ... Resistor 5 ... Crossover part of resistor and electrode 6 ... Common electrode
Claims (1)
において、ピンと基板が接着されている部分を中心とす
る円内に、前記基板の配線インピーダンスと整合する抵
抗値を持つ抵抗体を形成し、前記抵抗体の円周に前記抵
抗体と重なる部分を持つ電極を形成したことを特徴とす
るピングリッドアレイ。In a pin grid array on which a semiconductor element is mounted, a resistor having a resistance value matching a wiring impedance of the substrate is formed in a circle centered on a portion where the pin and the substrate are bonded. A pin grid array, wherein an electrode having a portion overlapping the resistor is formed around the circumference of the resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63002562A JP2582828B2 (en) | 1988-01-11 | 1988-01-11 | Pin grid array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63002562A JP2582828B2 (en) | 1988-01-11 | 1988-01-11 | Pin grid array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01181453A JPH01181453A (en) | 1989-07-19 |
| JP2582828B2 true JP2582828B2 (en) | 1997-02-19 |
Family
ID=11532814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63002562A Expired - Lifetime JP2582828B2 (en) | 1988-01-11 | 1988-01-11 | Pin grid array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2582828B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102493576B (en) * | 2011-12-05 | 2014-04-02 | 哈尔滨工业大学深圳研究生院 | Short steel plate shear wall |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165301A (en) * | 1986-01-17 | 1987-07-21 | 沖電気工業株式会社 | Thick film printed circuit board |
| JPS62147357U (en) * | 1986-03-11 | 1987-09-17 |
-
1988
- 1988-01-11 JP JP63002562A patent/JP2582828B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01181453A (en) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812358B2 (en) | LSI package and LSI package manufacturing method | |
| JP2582828B2 (en) | Pin grid array | |
| US5504986A (en) | Method of manufacturing collinear terminated transmission line structure with thick film circuitry | |
| JPS5914693A (en) | Method of producing printed substrate unit | |
| JPH0617239U (en) | Assembly board for hybrid IC | |
| JP2837521B2 (en) | Semiconductor integrated circuit device and wiring change method thereof | |
| JP2575382B2 (en) | Integrated circuit device | |
| JP2641912B2 (en) | Lattice array type semiconductor device package | |
| JPS5879741A (en) | Connecting method for integrated circuit device | |
| JP3015504B2 (en) | Semiconductor device | |
| JPS637601A (en) | Network resistor for surface mount | |
| JPH071844Y2 (en) | Integrated circuit package | |
| JPS5843553A (en) | Multi-chip lsi package | |
| JP2572626Y2 (en) | Multilayer circuit board | |
| JP3513434B2 (en) | Circuit board | |
| JPH071845Y2 (en) | Integrated circuit package | |
| JP3165517B2 (en) | Circuit device | |
| JP2502519B2 (en) | Printed circuit board manufacturing method | |
| JPS6240787A (en) | Thick film chip resistor | |
| JPH06350025A (en) | Semiconductor device | |
| JPH022289B2 (en) | ||
| JPH07161760A (en) | Semiconductor chip | |
| JPS6380543A (en) | Integrated circuit device | |
| JPS6381901A (en) | chip resistor | |
| JPH0298187A (en) | Thick film integrated circuit and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |