Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3513434B2 - Circuit board - Google Patents
[go: Go Back, main page]

JP3513434B2 - Circuit board - Google Patents

Circuit board

Info

Publication number
JP3513434B2
JP3513434B2 JP22626699A JP22626699A JP3513434B2 JP 3513434 B2 JP3513434 B2 JP 3513434B2 JP 22626699 A JP22626699 A JP 22626699A JP 22626699 A JP22626699 A JP 22626699A JP 3513434 B2 JP3513434 B2 JP 3513434B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
terminating resistor
terminating
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22626699A
Other languages
Japanese (ja)
Other versions
JP2001053192A (en
Inventor
努 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP22626699A priority Critical patent/JP3513434B2/en
Publication of JP2001053192A publication Critical patent/JP2001053192A/en
Application granted granted Critical
Publication of JP3513434B2 publication Critical patent/JP3513434B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed resistors

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体素子を搭載す
る回路基板に関し、より詳細には半導体素子と電気的に
接続される信号伝送路の一端側に終端抵抗を形成した回
路基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board on which a semiconductor element is mounted, and more particularly to a circuit board having a terminating resistor formed on one end side of a signal transmission path electrically connected to the semiconductor element.

【0002】[0002]

【従来の技術】半導体素子を搭載する回路基板には、半
導体素子に電気的に接続される信号伝送路の一端側に終
端抵抗を形成して、半導体素子と信号伝送路との接続部
分での信号の反射損失を軽減させるようにした回路基板
がある。図6及び図7は終端抵抗を信号伝送路の一端側
に形成した回路基板10の従来例の構成を示す断面図及
び平面図である。図7は回路基板10で半導体素子を搭
載する面を示す。8は終端抵抗としてのチップ抵抗であ
り、図7に示すように、半導体素子12を搭載する領域
Aの周囲に配置されている。14は半導体素子12をフ
リップチップ接続するパッド部である。パッド部14は
半導体素子12の電極端子16の配置に対応させて形成
されている。
2. Description of the Related Art In a circuit board on which a semiconductor element is mounted, a terminating resistor is formed at one end of a signal transmission line electrically connected to the semiconductor element, and a terminating resistor is formed at a connection portion between the semiconductor element and the signal transmission line. There are circuit boards designed to reduce signal reflection loss. 6 and 7 are a cross-sectional view and a plan view showing a configuration of a conventional example of a circuit board 10 in which a terminating resistor is formed on one end side of a signal transmission path. FIG. 7 shows a surface of the circuit board 10 on which a semiconductor element is mounted. Reference numeral 8 denotes a chip resistor as a terminating resistor, which is arranged around the region A where the semiconductor element 12 is mounted, as shown in FIG. Reference numeral 14 is a pad portion for flip-chip connecting the semiconductor element 12. The pad portion 14 is formed so as to correspond to the arrangement of the electrode terminals 16 of the semiconductor element 12.

【0003】18は枠状に形成した接地パターンであ
り、20はチップ抵抗8をパッド部14と接地パターン
18とに電気的に接続する配線パターンである。回路基
板10の半導体素子を搭載する面とは反対側の面には実
装用の外部接続端子22がエリアアレイ状に配置され、
回路基板10に形成したビア24を介して外部接続端子
22とパッド部14とが電気的に接続される。また、接
地パターン18もビア24を介して外部接続端子22に
電気的に接続され、接地電位となる。なお、回路基板1
0には樹脂基板とセラミック基板のどちらでも使用でき
る。
Reference numeral 18 is a frame-shaped ground pattern, and 20 is a wiring pattern for electrically connecting the chip resistor 8 to the pad portion 14 and the ground pattern 18. External connection terminals 22 for mounting are arranged in an area array on the surface of the circuit board 10 opposite to the surface on which the semiconductor elements are mounted.
The external connection terminal 22 and the pad portion 14 are electrically connected to each other through the via 24 formed in the circuit board 10. Further, the ground pattern 18 is also electrically connected to the external connection terminal 22 via the via 24 and has a ground potential. The circuit board 1
For 0, either a resin substrate or a ceramic substrate can be used.

【0004】[0004]

【発明が解決しようとする課題】上述したチップ抵抗8
を終端抵抗として組み込んだ回路基板の電気的接続図を
示すと図8、9のようになる。半導体素子12を搭載す
る領域の外側に終端抵抗Rとしてチップ抵抗8が配置さ
れ、半導体素子12の電極端子16にビア24及び配線
パターンによる信号伝送路Sが電気的に接続している。
図のように、従来の回路基板10では半導体素子12を
搭載する領域Aの外側にチップ抵抗8等の終端抵抗を配
置する領域を確保している。したがって、従来の回路基
板10では終端抵抗を配置する領域を確保するために大
型にならざるを得ない。
The chip resistor 8 described above is used.
8 and 9 show electrical connection diagrams of a circuit board in which is incorporated as a terminating resistor. A chip resistor 8 is arranged as a terminating resistor R outside the region where the semiconductor element 12 is mounted, and a via 24 and a signal transmission path S formed by a wiring pattern are electrically connected to the electrode terminal 16 of the semiconductor element 12.
As shown in the figure, in the conventional circuit board 10, a region for arranging the terminating resistor such as the chip resistor 8 is secured outside the region A on which the semiconductor element 12 is mounted. Therefore, the conventional circuit board 10 must be large in size in order to secure a region in which the terminating resistor is arranged.

【0005】また、終端抵抗としてチップ抵抗を使用す
る場合は部品点数が多くなり、回路基板10に終端抵抗
を搭載する必要があることから作業効率が低下し製造コ
ストがかかるという問題点もあった。本発明はこれらの
問題点を解消すべくなされたものであり、その目的とす
るところは、回路基板に容易に終端抵抗を形成すること
ができ、製造効率を向上させることができるとともに、
効果的に小型化を図ることができる回路基板を提供する
にある。
Further, when a chip resistor is used as the terminating resistor, the number of parts is increased, and it is necessary to mount the terminating resistor on the circuit board 10. Therefore, there is a problem that work efficiency is lowered and manufacturing cost is increased. . The present invention has been made to solve these problems, and an object thereof is to easily form a terminating resistor on a circuit board and improve manufacturing efficiency.
It is an object to provide a circuit board that can effectively achieve miniaturization.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、半導体素子
が搭載される搭載面に、フリップチップ接続により半導
体素子と電気的に接続するパッド部が、該半導体素子の
周縁部に形成された電極端子の配置に対応して形成さ
れ、該パッド部によって囲まれた領域内に、前記パッド
部に一端側が電気的に接続された終端抵抗が、パッド部
によって囲まれた領域内の中央部に形成されたビアから
前記パッド部に向けて放射状に形成されていることを特
徴とする。また、前記ビアが、半導体素子が搭載される
搭載面とは反対側の面に形成された外部接続端子と電気
的に接続して形成されていることを特徴とする。また、
前記終端抵抗が、スクリーン印刷法、スパッタリング法
等により所定パターンの膜状に形成されていることを特
徴とする
In order to achieve the above object, the present invention has the following constitution. That is, a pad portion, which is electrically connected to the semiconductor element by flip chip connection, is formed on the mounting surface on which the semiconductor element is mounted, corresponding to the arrangement of the electrode terminals formed on the peripheral portion of the semiconductor element. In the area surrounded by the pad section, a terminating resistor whose one end side is electrically connected to the pad section is
From the via formed in the center in the area surrounded by
It is characterized in that it is formed radially toward the pad portion . Further, the vias, and the mounting surface on which a semiconductor element is mounted, characterized in that it is formed by connecting the external connection terminal electrically formed on the opposite side. Also,
It is characterized in that the terminating resistor is formed into a film having a predetermined pattern by a screen printing method, a sputtering method or the like .

【0007】[0007]

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて添付図面に基づき詳細に説明する。図1は本発明
に係る回路基板10の一実施形態の構成を示す断面図で
あり、回路基板10の半導体素子搭載面に半導体素子1
2を搭載した状態を示す。本実施形態の回路基板10は
半導体素子12を搭載する領域内に終端抵抗30を形成
したことを特徴とする。半導体素子12はバンプを介し
てフリップチップ接続により回路基板10に搭載する。
終端抵抗30はフリップチップ接続によって搭載する半
導体素子12の下面領域に対向した回路基板の素子搭載
面を利用して形成される。
BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing a configuration of an embodiment of a circuit board 10 according to the present invention, in which a semiconductor element 1 is mounted on a semiconductor element mounting surface of the circuit board 10.
The state where 2 is mounted is shown. The circuit board 10 of the present embodiment is characterized in that the terminating resistor 30 is formed in the region where the semiconductor element 12 is mounted. The semiconductor element 12 is mounted on the circuit board 10 by flip-chip connection via bumps.
The terminating resistor 30 is formed by utilizing the element mounting surface of the circuit board facing the lower surface region of the semiconductor element 12 mounted by flip chip connection.

【0008】終端抵抗30はスクリーン印刷法、スパッ
タリング法等の成膜方法を利用することによって薄い膜
状に形成することが可能であり、これによって半導体素
子12を搭載する領域内に終端抵抗30を形成して半導
体素子12を回路基板10に搭載することが可能にな
る。図2に回路基板10の半導体素子12を搭載する領
域に形成した終端抵抗30の形成例を示す。14は半導
体素子12の電極端子16が接合されるパッド部であ
る。本実施形態の半導体素子12は素子の外周縁に沿っ
て一列に電極端子16が配置されている。したがって、
このパッド部14によって囲まれた内側の領域が終端抵
抗30を形成する領域となる。
The terminating resistor 30 can be formed into a thin film by using a film forming method such as a screen printing method or a sputtering method, whereby the terminating resistor 30 is formed in a region where the semiconductor element 12 is mounted. The semiconductor element 12 can be formed and mounted on the circuit board 10. FIG. 2 shows an example of forming the terminating resistor 30 formed in the region of the circuit board 10 where the semiconductor element 12 is mounted. Reference numeral 14 is a pad portion to which the electrode terminal 16 of the semiconductor element 12 is joined. In the semiconductor element 12 of this embodiment, the electrode terminals 16 are arranged in a line along the outer peripheral edge of the element. Therefore,
An inner region surrounded by the pad portion 14 is a region where the terminating resistor 30 is formed.

【0009】図示例での終端抵抗30の形成方法は、半
導体素子12を搭載する領域内の略中央に接地電位とな
る接続パッド部32を形成し、この接続パッド部32と
各々のパッド部14との間に直線的に終端抵抗30を形
成する方法である。接続パッド部32は各々の終端抵抗
30の基端側(他端側)と電気的に接続されて終端抵抗
30の共通の接地電位とするためのものである。図1に
示すように、接続パッド部32は回路基板10に形成し
たビア24を介して回路基板10の他方の面に接合され
た外部接続端子22aに電気的に接続する。外部接続端
子22aは接地電位に設定されるものである。
In the method of forming the terminating resistor 30 in the illustrated example, a connection pad portion 32 having a ground potential is formed substantially in the center of the region where the semiconductor element 12 is mounted, and the connection pad portion 32 and each pad portion 14 are formed. This is a method of forming the terminating resistor 30 linearly between and. The connection pad portion 32 is for being electrically connected to the base end side (the other end side) of each of the terminating resistors 30 to have a common ground potential of the terminating resistors 30. As shown in FIG. 1, the connection pad portion 32 is electrically connected to the external connection terminal 22a joined to the other surface of the circuit board 10 via the via 24 formed in the circuit board 10. The external connection terminal 22a is set to the ground potential.

【0010】図2で終端抵抗30は接続パッド部32を
中心とする円Cの領域内に形成し、終端抵抗30の先端
側(一端側)とパッド部14との間は導体パターン34
によって電気的に接続する。円Cの領域内に終端抵抗3
0を形成するのは、接続パッド部32とパッド部14と
の間に形成するすべての終端抵抗30の長さを一定にし
(円Cの半径と同一の長さ)、各々の抵抗値を一定にす
る意味がある。
In FIG. 2, the terminating resistor 30 is formed in a region of a circle C centered on the connection pad portion 32, and the conductor pattern 34 is provided between the tip portion (one end side) of the terminating resistor 30 and the pad portion 14.
To connect electrically. Terminating resistor 3 in the area of circle C
0 is formed by making the lengths of all the terminating resistors 30 formed between the connection pad portion 32 and the pad portion 14 constant (the same length as the radius of the circle C) and making each resistance value constant. Has the meaning to

【0011】終端抵抗30は、たとえば、窒化タンタル
等の抵抗材を含有したペーストを所定の厚さでスクリー
ン印刷することにより所定の長さ及び幅に形成し、所要
の抵抗値に形成することができる。終端抵抗30の抵抗
値は使用する材料、終端抵抗30の長さ、幅、厚さによ
って決まる。したがって、本実施形態のようにすべての
終端抵抗30の長さを等しく形成すれば、幅、厚さを同
一にすることによって終端抵抗30の抵抗値を揃えるこ
とができる。終端抵抗30を曲線形状としたり、個々に
線幅を変えたりすることも可能である。また、終端抵抗
30の長さを変えたり、線幅を変えたりして所要の抵抗
値を得るように設計することも可能である。また、共通
の接続パッド部32を形成せず、各々の終端抵抗30ご
とに接続パッド部32を形成し、各々の接続パッド部3
2を接地電位とすることも可能である。
The terminating resistor 30 can be formed to have a desired resistance value by screen-printing a paste containing a resistance material such as tantalum nitride to a predetermined thickness to form a predetermined length and width. it can. The resistance value of the terminating resistor 30 depends on the material used and the length, width, and thickness of the terminating resistor 30. Therefore, if all the terminating resistors 30 are formed to have the same length as in the present embodiment, the resistance values of the terminating resistors 30 can be made uniform by making the widths and thicknesses the same. It is also possible to make the terminating resistor 30 into a curved shape or change the line width individually. It is also possible to change the length of the terminating resistor 30 or change the line width so as to obtain a desired resistance value. Further, the common connection pad portion 32 is not formed, but the connection pad portion 32 is formed for each terminating resistor 30, and each connection pad portion 3 is formed.
It is also possible to set 2 to the ground potential.

【0012】本実施形態では回路基板10の半導体素子
12を搭載する領域内に終端抵抗30を形成する方法と
して、半導体素子12を搭載する領域内で取りうる最大
の円Cを設定して、終端抵抗30の長さを均一にした場
合に半導体素子12の搭載領域内でできるだけ終端抵抗
30の長さが長くとれるようにした。本願発明では半導
体素子12を搭載する領域内に終端抵抗30を形成する
ことを特徴としている。したがって、終端抵抗30を形
成する領域が狭い範囲に限られるから、このような条件
下で終端抵抗30の長さをできるだけ長く確保する方法
として、最大の円Cの領域内に円Cの径方向に終端抵抗
30を形成することは有効であり、各々の終端抵抗30
を同一の抵抗値に形成できる点でも効果的な手段であ
る。
In the present embodiment, as a method of forming the terminating resistor 30 in the region of the circuit board 10 on which the semiconductor element 12 is mounted, the maximum circle C that can be taken in the region on which the semiconductor element 12 is mounted is set to terminate the termination. When the length of the resistor 30 is made uniform, the length of the terminating resistor 30 can be made as long as possible in the mounting region of the semiconductor element 12. The present invention is characterized in that the terminating resistor 30 is formed in the region where the semiconductor element 12 is mounted. Therefore, since the region where the terminating resistor 30 is formed is limited to a narrow range, as a method for ensuring the length of the terminating resistor 30 as long as possible under such a condition, the maximum direction of the circle C in the radial direction of the circle C can be considered. It is effective to form the terminating resistors 30 in each of the terminating resistors 30.
Is also an effective means in that they can be formed to have the same resistance value.

【0013】図1に示す回路基板10は半導体素子12
の外形寸法よりも基板の外形寸法を大型に形成し、半導
体素子12を搭載する領域の外側に電極端子16に一端
側が接続する配線パターン36を配置している。配線パ
ターン36の他端はビア24を介して回路基板10の他
方の面に形成されている外部接続端子22に電気的に接
続する。
The circuit board 10 shown in FIG.
The outer dimensions of the substrate are formed larger than the outer dimensions of the wiring pattern 36, and the wiring pattern 36 whose one end side is connected to the electrode terminal 16 is arranged outside the region where the semiconductor element 12 is mounted. The other end of the wiring pattern 36 is electrically connected to the external connection terminal 22 formed on the other surface of the circuit board 10 via the via 24.

【0014】図3、4に終端抵抗30を組み込んだ回路
基板10の電気的接続図を示す。図3は回路基板10の
半導体素子を搭載する面での終端抵抗30の平面的配置
を示す。図4はビア24、配線パターン36から構成さ
れる信号伝送路が電極端子16と電気的に接続し、終端
抵抗30によって終端されていることを示す。終端抵抗
30の基端は接地電位であり、終端抵抗30の抵抗値を
信号伝送路のインピーダンスと整合させておくことによ
って、信号伝送路と半導体素子12との接続部での信号
の反射損失を軽減することができる。なお、配線パター
ン36は信号伝送路の一部をなすものである。
3 and 4 are electrical connection diagrams of the circuit board 10 incorporating the terminating resistor 30. FIG. 3 shows a planar arrangement of the terminating resistors 30 on the surface of the circuit board 10 on which the semiconductor elements are mounted. FIG. 4 shows that the signal transmission path composed of the via 24 and the wiring pattern 36 is electrically connected to the electrode terminal 16 and is terminated by the termination resistor 30. The base end of the terminating resistor 30 is at ground potential, and by matching the resistance value of the terminating resistor 30 with the impedance of the signal transmission line, the reflection loss of the signal at the connecting portion between the signal transmission line and the semiconductor element 12 is reduced. Can be reduced. The wiring pattern 36 forms a part of the signal transmission path.

【0015】以上説明したように、本発明に係る回路基
板10は、回路基板10上での半導体素子12を搭載す
る領域内に終端抵抗30を形成するから、回路基板10
の大きさを半導体素子12と同じ大きさにすることも可
能である。図5は半導体素子12と同じ大きさ(実装面
積)の回路基板10に半導体素子12を搭載した半導体
装置の例を示す。半導体素子12をフリップチップ接続
により回路基板10に搭載し、半導体素子12を搭載す
る領域内に終端抵抗30を形成することは上記実施形態
と同様である。図1の構成と同様に、終端抵抗30の基
端が共通に接続される接続パッド部32が形成され、接
続パッド部32の周囲に放射状にパッド部14の方向に
延びる終端抵抗30が形成されている。
As described above, in the circuit board 10 according to the present invention, the terminating resistor 30 is formed in the area on the circuit board 10 where the semiconductor element 12 is mounted.
It is also possible to make the size of the same as that of the semiconductor element 12. FIG. 5 shows an example of a semiconductor device in which the semiconductor element 12 is mounted on the circuit board 10 having the same size (mounting area) as the semiconductor element 12. The semiconductor element 12 is mounted on the circuit board 10 by flip-chip connection, and the terminating resistor 30 is formed in the region where the semiconductor element 12 is mounted, as in the above embodiment. Similar to the configuration of FIG. 1, a connection pad portion 32 to which the base ends of the terminating resistors 30 are commonly connected is formed, and the terminating resistors 30 radially extending in the direction of the pad portion 14 are formed around the connection pad portion 32. ing.

【0016】接続パッド部32はビア24を介して回路
基板10の実装面側の外部接続端子22aに電気的に接
続されている。また、電極端子16が接合されるパッド
部14もまたビア24を介して回路基板10の実装面に
形成した外部接続端子22に電気的に接続されている。
外部接続端子22aは接地電位に設定されるものであ
り、外部接続端子22は信号伝送路に接続されるもので
ある。回路基板10の実装面には外部接続端子22、2
2aをエリアアレイ状に配置する引き回し用の配線パタ
ーンが形成されている。
The connection pad portion 32 is electrically connected to the external connection terminal 22a on the mounting surface side of the circuit board 10 via the via 24. The pad portion 14 to which the electrode terminal 16 is joined is also electrically connected to the external connection terminal 22 formed on the mounting surface of the circuit board 10 via the via 24.
The external connection terminal 22a is set to the ground potential, and the external connection terminal 22 is connected to the signal transmission path. On the mounting surface of the circuit board 10, the external connection terminals 22, 2
A wiring pattern for arranging 2a arranged in an area array is formed.

【0017】回路基板10に半導体素子12を搭載した
後、半導体素子12と回路基板10との隙間部分にアン
ダーフィル材40を充填して接続部分を封止してもよ
い。アンダーフィル材40によって接続部が保護され、
半導体素子12と回路基板10とが一体に接着される。
回路基板10の実装面積を半導体素子12の実装面積と
同一にし、かつ終端抵抗を回路基板10の半導体素子1
2を搭載する領域内に形成した半導体装置は、高周波特
性の優れた製品として、また、小型でコンパクトな半導
体装置として種々の用途に使用することが可能である。
After mounting the semiconductor element 12 on the circuit board 10, the gap between the semiconductor element 12 and the circuit board 10 may be filled with an underfill material 40 to seal the connection portion. The underfill material 40 protects the connection,
The semiconductor element 12 and the circuit board 10 are integrally bonded.
The mounting area of the circuit board 10 is the same as the mounting area of the semiconductor element 12, and the terminating resistor is the semiconductor element 1 of the circuit board 10.
The semiconductor device formed in the region where 2 is mounted can be used for various purposes as a product having excellent high frequency characteristics and as a small and compact semiconductor device.

【0018】なお、上述した各実施形態では、電極端子
16のすべてに終端抵抗30を形成した構成としたが、
電極端子16のすべてが高周波信号が伝送される信号伝
送路に接続されるとは限らない。電極端子16には電源
線、接地線等も接続されるからである。したがって、終
端抵抗30を形成する場合、すべての電極端子16に終
端抵抗30を接続する必要はなく、終端抵抗を接続する
必要のあるパッド部14のみに終端抵抗30を接続すれ
ばよい。
In each of the above-described embodiments, the terminal resistor 30 is formed on all the electrode terminals 16, but
Not all the electrode terminals 16 are connected to the signal transmission path through which the high frequency signal is transmitted. This is because the power supply line, the ground line, and the like are also connected to the electrode terminal 16. Therefore, when forming the terminating resistors 30, it is not necessary to connect the terminating resistors 30 to all the electrode terminals 16, and it is sufficient to connect the terminating resistors 30 only to the pad portions 14 where the terminating resistors need to be connected.

【0019】また、図1に示す実施形態では回路基板1
0の実装面を半導体素子12を搭載する面と反対側の面
としているが、半導体素子12を搭載する面と同じ側を
実装面とすることもできる。その場合は、回路基板10
に半導体素子12を収納するキャビティを設け、キャビ
ティ内に半導体素子12を収納し、キャビティダウン型
の半導体装置として実装する。
In the embodiment shown in FIG. 1, the circuit board 1
Although the mounting surface of 0 is the surface opposite to the surface on which the semiconductor element 12 is mounted, the mounting surface may be on the same side as the surface on which the semiconductor element 12 is mounted. In that case, the circuit board 10
A cavity for accommodating the semiconductor element 12 is provided in the cavity, and the semiconductor element 12 is accommodated in the cavity to be mounted as a cavity-down type semiconductor device.

【0020】本発明に係る回路基板は、スクリーン印刷
法、スパッタリング法等の成膜方法によって終端抵抗3
0を形成することから、終端抵抗30を容易に形成する
ことができるという利点がある。成膜方法によれば、一
括して終端抵抗30を形成することができるから、チッ
プ抵抗といった抵抗部品を使用する必要がなく、効率的
に作業することができる。回路基板10を形成する場合
も個片に形成した回路基板10をワークとして終端抵抗
30を形成することもできるし、大判のワークに終端抵
抗30をパターン形成した後、個片に切断して回路基板
10を得ることもできる。このように一括して終端抵抗
30を形成する方法はチップ抵抗等の多部品を扱う方法
にくらべてはるかに効率的である。
The circuit board according to the present invention has a terminating resistor 3 formed by a film forming method such as a screen printing method or a sputtering method.
Since 0 is formed, there is an advantage that the terminating resistor 30 can be easily formed. According to the film forming method, the terminating resistors 30 can be collectively formed, so that it is not necessary to use resistance components such as chip resistors, and the work can be performed efficiently. In the case of forming the circuit board 10, the terminating resistor 30 can be formed by using the circuit board 10 formed in pieces as a work, or after the terminating resistance 30 is patterned on a large-sized work, it is cut into pieces to form a circuit. The substrate 10 can also be obtained. The method of collectively forming the terminating resistors 30 in this way is far more efficient than the method of handling multiple components such as chip resistors.

【0021】また、スクリーン印刷法等の成膜方法によ
って終端抵抗30を形成する方法は、任意のパターンに
終端抵抗30を形成することが可能であり、微細なパタ
ーンに形成することも容易であるから、半導体素子12
を搭載する領域といった限られた領域内に終端抵抗30
を形成することができるという利点もある。また、終端
抵抗30に使用する抵抗材料を選択したり形成するパタ
ーンを適宜設計することによって所要の抵抗値に合わせ
るといったことも容易に可能になるという利点がある。
Further, in the method of forming the terminating resistor 30 by a film forming method such as a screen printing method, the terminating resistor 30 can be formed in an arbitrary pattern, and it is easy to form a fine pattern. From the semiconductor element 12
The terminating resistor 30 is provided in a limited area such as a mounting area of
There is also an advantage that can be formed. Further, there is an advantage that it is possible to easily match the required resistance value by selecting the resistance material used for the terminating resistor 30 and appropriately designing the pattern to be formed.

【0022】[0022]

【発明の効果】本発明に係る回路基板は、上述したよう
に、回路基板の半導体素子を搭載する領域内に終端抵抗
を形成し、終端抵抗を、パッド部によって囲まれた領域
内の中央部に形成されたビアから前記パッド部に向けて
放射状に形成したことによって、狭い領域内で終端抵抗
の長さを確保することが可能となる。また、スクリーン
印刷法等によって膜状に終端抵抗を形成することによ
り、終端抵抗を一括して形成することが可能となり、チ
ップ抵抗といった部品を使用しないことから製造作業の
効率化を図ることができ、これによって製造コストを効
果的に低減させることができる。また、終端抵抗を任意
のパターン形成できることから、製品に応じて終端抵
抗を形成することが可能で、種々用途の製品に適用する
ことが可能になる等の著効を奏する。
As described above, in the circuit board according to the present invention, the terminating resistance is formed in the area of the circuit board where the semiconductor element is mounted, and the terminating resistance is surrounded by the pad portion.
From the via formed in the central part of the inside toward the pad part
Radial formation allows termination resistance in a narrow area.
It becomes possible to secure the length of. Further, by forming the film-shaped terminating resistor by screen printing or the like, it becomes possible to collectively form the terminating resistor, and since the parts such as the chip resistor are not used, the manufacturing work efficiency can be improved. Therefore, the manufacturing cost can be effectively reduced. Further, since the terminating resistance can be formed in an arbitrary pattern , it is possible to form the terminating resistance according to the product, and it is possible to apply the terminating resistance to products for various purposes.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る回路基板に半導体素子を搭載した
状態の断面図である。
FIG. 1 is a cross-sectional view showing a state in which a semiconductor element is mounted on a circuit board according to the present invention.

【図2】回路基板に形成した終端抵抗の平面配置を示す
説明図である。
FIG. 2 is an explanatory diagram showing a planar arrangement of terminating resistors formed on a circuit board.

【図3】回路基板に形成した終端抵抗の配置を示す説明
図である。
FIG. 3 is an explanatory diagram showing an arrangement of terminating resistors formed on a circuit board.

【図4】半導体素子と終端抵抗との電気的接続を示す説
明図である。
FIG. 4 is an explanatory diagram showing electrical connection between a semiconductor element and a terminating resistor.

【図5】半導体素子と同一の大きさに形成した回路基板
に半導体素子を搭載した状態の断面図である。
FIG. 5 is a cross-sectional view showing a state in which a semiconductor element is mounted on a circuit board formed in the same size as the semiconductor element.

【図6】終端抵抗としてチップ抵抗を形成した従来の回
路基板の断面図である。
FIG. 6 is a cross-sectional view of a conventional circuit board in which a chip resistor is formed as a terminating resistor.

【図7】チップ抵抗を形成した従来の回路基板の平面図
である。
FIG. 7 is a plan view of a conventional circuit board on which a chip resistor is formed.

【図8】従来の回路基板における半導体素子と終端抵抗
との電気的接続を示す説明図である。
FIG. 8 is an explanatory diagram showing electrical connection between a semiconductor element and a terminating resistor in a conventional circuit board.

【図9】従来の回路基板における終端抵抗の配置を示す
説明図である。
FIG. 9 is an explanatory diagram showing an arrangement of terminating resistors in a conventional circuit board.

【符号の説明】[Explanation of symbols]

10 回路基板 12 半導体素子 14 パッド部 16 電極端子 20 配線パターン 22、22a 外部接続端子 24 ビア 30 終端抵抗 32 接続パッド部 34 導体パターン 36 配線パターン 40 アンダーフィル材 10 circuit board 12 Semiconductor element 14 Pad part 16 electrode terminals 20 wiring patterns 22, 22a External connection terminal 24 vias 30 termination resistance 32 Connection pad section 34 conductor pattern 36 wiring pattern 40 Underfill material

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体素子が搭載される搭載面に、フリ
ップチップ接続により半導体素子と電気的に接続するパ
ッド部が、該半導体素子の周縁部に形成された電極端子
の配置に対応して形成され、 該パッド部によって囲まれた領域内に、前記パッド部に
一端側が電気的に接続された終端抵抗が、パッド部によ
って囲まれた領域内の中央部に形成されたビアから前記
パッド部に向けて放射状に形成されていることを特徴と
する回路基板。
1. A pad portion electrically connected to a semiconductor element by flip-chip connection is formed on a mounting surface on which a semiconductor element is mounted, corresponding to an arrangement of electrode terminals formed on a peripheral portion of the semiconductor element. A terminating resistor whose one end side is electrically connected to the pad section is provided in the area surrounded by the pad section by the pad section.
From the via formed at the center in the area surrounded by
A circuit board, which is radially formed toward the pad portion .
【請求項2】 前記ビアが、半導体素子が搭載される搭
載面とは反対側の面に形成された外部接続端子と電気的
に接続して形成されていることを特徴とする請求項1記
載の回路基板。
Wherein said vias claim 1, characterized in that it is formed by connecting the external connection terminal electrically formed on the surface opposite to the mounting surface on which a semiconductor element is mounted The described circuit board.
【請求項3】 終端抵抗が、スクリーン印刷法、スパッ
タリング法等により所定パターンの膜状に形成されてい
ることを特徴とする請求項1または2記載の回路基板。
3. The circuit board according to claim 1, wherein the terminating resistor is formed in a film having a predetermined pattern by a screen printing method, a sputtering method, or the like.
JP22626699A 1999-08-10 1999-08-10 Circuit board Expired - Fee Related JP3513434B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22626699A JP3513434B2 (en) 1999-08-10 1999-08-10 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22626699A JP3513434B2 (en) 1999-08-10 1999-08-10 Circuit board

Publications (2)

Publication Number Publication Date
JP2001053192A JP2001053192A (en) 2001-02-23
JP3513434B2 true JP3513434B2 (en) 2004-03-31

Family

ID=16842521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22626699A Expired - Fee Related JP3513434B2 (en) 1999-08-10 1999-08-10 Circuit board

Country Status (1)

Country Link
JP (1) JP3513434B2 (en)

Also Published As

Publication number Publication date
JP2001053192A (en) 2001-02-23

Similar Documents

Publication Publication Date Title
US5138436A (en) Interconnect package having means for waveguide transmission of rf signals
US6181278B1 (en) Antenna-integral high frequency circuit electromagnetically coupling feeder circuit connected to high frequency circuit to microstrip antenna via slot coupling hole
KR100367936B1 (en) High frequency integrated circuit device with laminated body
US5014115A (en) Coplanar waveguide semiconductor package
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
JPH0766949B2 (en) IC package
JP3886033B2 (en) Surface acoustic wave device
JP4171218B2 (en) Surface mount module
US6906406B2 (en) Multiple dice package
JP2001036309A (en) Multi-chip module connection structure
JP3513434B2 (en) Circuit board
JP3570887B2 (en) High frequency wiring board
JPH11330298A (en) Package with signal terminal and electronic device using the same
JP4518664B2 (en) Wiring board mounting structure and semiconductor device
US7105924B2 (en) Integrated circuit housing
US6188299B1 (en) Dielectric filter and method of manufacturing the same
JP2002134639A (en) High frequency electronic component package and high frequency electronic component using the same
JP2001230342A (en) Mounting structure of high frequency circuit component mounting board
JP2582828B2 (en) Pin grid array
JP2541336B2 (en) Method of connecting integrated circuit device
JP2004153165A (en) Package for housing semiconductor component and its mounting structure
JP2003101382A (en) Surface acoustic wave apparatus
JP3847247B2 (en) Semiconductor element storage package and semiconductor device using the same
JPH05211279A (en) Hybrid integrated circuit
JP3722796B2 (en) Semiconductor element storage package and semiconductor device using the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040109

LAPS Cancellation because of no payment of annual fees